Techniques de fabrication pour les PCB haute fréquence : une analyse approfondie

Réponse directe

La fabrication PCB haute fréquence nécessite de contrôler les propriétés électriques des matériaux, la qualité de la surface du cuivre et les tolérances d'impédance à chaque étape de fabrication, et pas seulement la précision du routage. Les ingénieurs doivent spécifier le stratifié Dk/Df, le poids du cuivre, la finition de surface et les coupons de test dans le RFQ, puis vérifier les contrôles de processus du fabricant pour la gravure, le placage et la gestion des trous traversants afin de garantir l'intégrité du signal au-dessus de 1 GHz.

La sélection des matériaux améliore les performances électriques

Le stratifié est la première variable qui détermine si un PCB haute fréquence atteindra ses objectifs de perte d'insertion et d'impédance. Aux fréquences supérieures à 1 GHz, la constante diélectrique (Dk) et le facteur de dissipation (Df) du matériau de base dominent le comportement du signal. Un Dk stable en fréquence et en température est essentiel car l'impédance est inversement proportionnelle à la racine carrée de Dk. Si Dk dérive avec la température ou l'absorption d'humidité, l'impédance caractéristique se déplace, provoquant des réflexions et des ondes stationnaires.

Pour les travaux à haute fréquence, les choix courants incluent le PTFE, les céramiques d'hydrocarbures et les systèmes PPO (oxyde de polyphénylène) réticulés. Le PTFE offre un très faible Df mais nécessite des processus de perçage et de placage spécialisés en raison de sa douceur et de son comportement en matière de dilatation thermique. Les matériaux à base d'hydrocarbures tels que la série Rogers RO4000 offrent un équilibre entre faibles pertes et fabricabilité. Les stratifiés à base de PPO sont rentables mais ont un Df plus élevé, ce qui les rend adaptés uniquement aux gammes de fréquences modérées.

IPC-4101 définit le système de spécifications pour les matériaux stratifiés, y compris l'épaisseur, la teneur en résine et les méthodes de test des propriétés électriques. Lorsque vous spécifiez une qualité de matériau, faites référence à la feuille oblique IPC-4101 qui la recouvre. Cela garantit que le fabricant s'approvisionne en matériaux répondant aux mêmes tolérances électriques et mécaniques que celles utilisées dans la simulation.

Critères pratiques de sélection du matériel

Lorsque vous comparez des stratifiés, évaluez ces propriétés par rapport à votre objectif de fréquence :

• Stabilité Dk de 1 GHz à votre fréquence de fonctionnement
• Df à votre fréquence de fonctionnement, pas seulement à 1 MHz
• Taux d'absorption de l'humidité, qui affecte Dk dans les environnements humides
• Stabilité dimensionnelle grâce au laminage et aux cycles thermiques
• Compatibilité de perçage et de placage pour votre densité de vias

Une erreur courante consiste à sélectionner un matériau en fonction des valeurs de la fiche technique mesurées à 1 MHz ou 10 GHz, puis à supposer un comportement linéaire entre ces points. Demandez toujours les données Dk/Df mesurées par le fabricant sur votre bande de fréquence spécifique. Si le fournisseur de matériel fournit des données uniquement à 10 GHz, demandez des conseils d'interpolation ou une mesure de coupon de test.

Conception de l'empilement et rugosité de la surface du cuivre

L'empilement définit l'impédance de chaque trace et la finition de la surface du cuivre détermine la quantité de perte de conducteur que vous ajoutez en plus de la perte diélectrique. Aux hautes fréquences, le courant se rassemble à la surface du conducteur en raison de l’effet cutané. Le cuivre brut augmente la longueur de trajet effective et augmente la résistance, augmentant ainsi directement la perte d'insertion.

La feuille de cuivre électrodéposée standard a une rugosité de surface de 1,5 à 3 micromètres RMS. Pour les travaux à haute fréquence, spécifiez du cuivre recuit laminé ou du cuivre électrodéposé avec un traitement de surface réduisant la rugosité en dessous de 1 micromètre. Le facteur de gravure, qui est le rapport entre la largeur de la trace gravée et la largeur de conception, affecte également l'impédance. Si la gravure élimine plus de cuivre que prévu, la trace devient plus étroite, augmentant l'impédance au-dessus de la cible.

Variables de stack à spécifier

Votre dessin d'empilement doit inclure :

• Matériau et qualité du substrat
• Poids de la feuille de cuivre (par exemple, 0,5 oz ou 1 oz par pied carré)
• Cible de rugosité de surface pour le cuivre
• Tolérance du facteur de gravure pour les traces à impédance critique
• Épaisseur diélectrique entre couches
• Type de via : traversant, aveugle ou enterré

Pour une conception à 4 couches, les épaisseurs des couches internes et la symétrie de l'empilement affectent la cohérence de la déformation et de l'impédance. Reportez-vous au Processus de fabrication de 4 couches PCB : techniques et meilleures pratiques pour obtenir des conseils sur le séquençage des couches qui s'appliquent également aux empilements haute fréquence.

> Practical note: Specify copper surface roughness and etch factor in the fabrication notes, not just in the material spec. The plating line and etch process determine the final surface condition, so the manufacturer needs explicit targets to adjust their process.

Coupons de contrôle et de test d'impédance

Le contrôle de l'impédance n'est pas obtenu par la seule simulation ; cela nécessite une vérification physique sur le panneau fabriqué. Une simulation avec un solveur de champ vous donne une valeur théorique, mais l'impédance réelle dépend du facteur de gravure, de l'épaisseur du cuivre, de l'épaisseur du diélectrique et de la rugosité de la surface. Ces variables ont des tolérances de fabrication qui s'empilent.

L'approche standard consiste à inclure des coupons de test d'impédance sur le panneau PCB. Ce sont des traces dédiées à géométrie connue, placées dans des zones inutilisées du plateau. Après la fabrication, le fabricant mesure l'impédance à l'aide de la réflectométrie dans le domaine temporel (TDR) ou d'un analyseur de réseau vectoriel. La valeur mesurée est comparée à votre objectif et à votre tolérance.

Que spécifier pour le test d'impédance

• Valeur d'impédance cible et tolérance (par exemple, 50 ohms ± 5 %)
• Tester l'emplacement et la géométrie du coupon
• Méthode de test (TDR ou VNA)
• Critères d'acceptation du rapport de test
• Nombre de coupons par panneau

Une erreur courante consiste à spécifier la tolérance d'impédance mais à ne pas définir l'endroit où la mesure est prise. L'impédance varie le long d'une trace en raison des variations locales de l'empilement. Définissez le point de mesure ou la valeur moyenne sur la longueur de la trace. Précisez également si le test est effectué avant ou après la finition de surface, car la couche de placage modifie la surface du conducteur et peut légèrement décaler l'impédance.

Via la gestion des stubs et l'intégrité du signal

Les via stubs sont les parties inutilisées des trous traversants plaqués qui s'étendent au-delà de la couche de signal. Aux hautes fréquences, ces talons agissent comme des structures résonantes. Un tronçon d'une longueur d'un quart de longueur d'onde à votre fréquence de fonctionnement reflétera l'énergie dans le chemin du signal, provoquant une ondulation de la bande passante et une perte d'insertion accrue.

L'atténuation standard est le contre-perçage, qui retire le talon du côté opposé de la carte. Le contre-perçage augmente les coûts car il nécessite une opération de forage secondaire avec un contrôle précis de la profondeur. Si la profondeur de forage est trop faible, le talon reste ; s'il est trop profond, cela endommage la couche de signal.

Via des alternatives de conception

• Vias aveugles : plaqués uniquement à travers les couches nécessitant une connexion, éliminant entièrement le stub
• Vias enterrés : connexions internes qui n'atteignent jamais la surface extérieure
• Vias traversants rétro-percés : trous traversants standard avec l'embout retiré après le placage

Les vias borgnes et enterrés sont préférés pour les conceptions haute fréquence car ils éliminent le tronçon sans étape de processus supplémentaire. Cependant, ils nécessitent des processus de placage plus complexes et peuvent présenter des problèmes de rapport hauteur/largeur plus élevés. Discutez de la conception avec le fabricant lors de l'examen de la conception pour la fabricabilité (DFM). La Technologie de décodage d'interconnexion haute densité (HDI) PCB : un aperçu couvre les considérations de densité et de rapport d'aspect qui s'appliquent également aux cartes haute fréquence.

Sélection de l'état de surface pour la perte haute fréquence

La finition de surface finale affecte à la fois la soudabilité et la perte haute fréquence. ENIG (or par immersion au nickel chimique) est la finition la plus courante car elle offre une surface plane et soudable avec une bonne durée de conservation. Cependant, la couche de nickel ajoute une perte magnétique à très hautes fréquences, généralement supérieures à 10 GHz. Pour les applications à ondes millimétriques, la couche de nickel peut contribuer à une perte d'insertion mesurable.

L'argent par immersion offre des pertes inférieures à ENIG car il ne nécessite pas de sous-couche de nickel. Le compromis est une durée de conservation réduite et une plus grande sensibilité au ternissement. L'étain par immersion est une autre option avec de faibles pertes mais nécessite une manipulation prudente pour éviter la formation de moustaches d'étain.

Terminer les critères de sélection

Pour les fréquences inférieures à 10 GHz, ENIG est généralement acceptable. Au-dessus de 10 GHz, évaluez si la couche de nickel est acceptable pour votre budget de pertes. Si vous avez besoin de la perte la plus faible, spécifiez l'argent par immersion et planifiez le calendrier d'assemblage pour éviter de longs temps de stockage. Confirmez que la finition est compatible avec votre gamme de fréquences pendant la phase RFQ.

Examen de la conception pour la fabricabilité

Un examen DFM pour les PCB à haute fréquence doit aller au-delà des contrôles de fabricabilité standard. L'examinateur doit vérifier la manipulation des matériaux, via la gestion des talons, la sélection de l'état de surface et la planification des tests d'impédance. Chacun de ces domaines a des implications de processus qui affectent les coûts et les délais.

DFM Liste de contrôle pour les cartes haute fréquence

• Confirmez que la qualité du stratifié est disponible dans l'épaisseur requise
• Vérifiez que la tolérance du facteur de gravure est réalisable avec le poids de cuivre spécifié
• Vérifiez que les coupons de test d'impédance s'intègrent dans la disposition du panneau sans interférer avec le routage
• Examen des types et des longueurs de stub par rapport à la fréquence de fonctionnement
• Confirmer que la finition de surface est compatible avec le processus d'assemblage
• Valider que l'empilement est suffisamment symétrique pour éviter le gauchissement

Une erreur courante consiste à traiter la révision DFM comme une vérification purement mécanique. Pour les cartes haute fréquence, les propriétés électriques des matériaux et les tolérances du processus sont tout aussi importantes. Le fabricant doit connaître l'impédance cible, la plage de fréquences et la perte d'insertion acceptable pour prendre des décisions en matière de processus.

RFQ Documentation pour les PCB haute fréquence

Le RFQ est le principal outil de communication entre l'ingénieur de conception et le fabricant. Pour les PCB haute fréquence, le RFQ doit inclure des exigences de performance électrique qui ne font généralement pas partie des devis standards PCB.

Informations RFQ requises

• Fréquence cible ou bande de fréquences
• Valeurs d'impédance et tolérances requises pour chaque groupe de traces
• Matériau et qualité du stratifié (par exemple, Rogers RO4003C ou PTFE)
• Objectif de poids du cuivre et de rugosité de surface
• Type de finition de surface (ENIG, argent par immersion, étain par immersion)
• Détails de l'empilement, y compris les épaisseurs de couche
• Types de vias et éventuelles exigences de contre-perçage
• Exigences relatives aux coupons de test d'impédance
• Tests spéciaux tels que le cyclage thermique ou la mesure de la perte d'insertion

Le Processus de fabrication Flex PCB : un aperçu pour les débutants fournit une base de référence sur la manière dont la documentation du processus circule depuis RFQ jusqu'à la fabrication, qui s'applique également aux cartes rigides haute fréquence. Pour les applications flexibles à haute fréquence, l'Introduction aux Flex PCBs : principes de base et avantages pour un PCBA fiable couvre des considérations de fiabilité supplémentaires.

Un RFQ clair réduit le risque de mauvaise interprétation. Si le fabricant ne connaît pas la fréquence cible, il ne peut pas sélectionner le bon stratifié ou la bonne finition de surface. Si la tolérance d'impédance n'est pas spécifiée, ils utiliseront des tolérances de processus standard qui peuvent être trop lâches pour votre application.

Erreurs courantes et comment les éviter

Les ingénieurs commettent fréquemment les mêmes erreurs lors de la conception de PCB haute fréquence. La reconnaissance précoce de ces modèles permet d'économiser du temps et de l'argent.

Erreur 1 : ignorer la rugosité de la surface du cuivre

La fiche technique du stratifié vous indique la perte diélectrique, mais la rugosité de la surface du cuivre détermine la perte de conducteur. Spécifiez l'objectif de rugosité de surface et vérifiez que le fabricant peut l'atteindre avec son processus de placage.

Erreur 2 : ne pas tenir compte du facteur de gravure

Le facteur de gravure modifie la largeur de la trace et donc l'impédance. Si vous concevez une trace de 50 ohms mais que la gravure supprime 0,5 mil de cuivre de plus que prévu, l'impédance change. Incluez le facteur de gravure dans votre calcul d'impédance et spécifiez la tolérance.

Erreur 3 : Oublier les via Stubs

Les stubs via provoquent des résonances qui sont invisibles dans une révision de mise en page 2D. Vérifiez toujours le modèle 3D pour connaître les longueurs de tronçon et comparez-les au quart de longueur d'onde à votre fréquence de fonctionnement.

Erreur 4 : négliger le placement des coupons de test

Les coupons de test d'impédance sont inutiles s'ils sont placés dans une région avec des caractéristiques d'empilement différentes de celles des traces actives. Placez les coupons à proximité des traces critiques ou reproduisez les mêmes conditions d'empilement.

Erreur 5 : supposer que la finition de surface standard est acceptable

ENIG est la finition par défaut pour la plupart des fabricants PCB. Si votre fréquence est supérieure à 10 GHz, la couche de nickel peut ajouter une perte inacceptable. Spécifiez explicitement la finition dans le RFQ.

Quand impliquer le fabricant

Impliquez le fabricant dès le début du cycle de conception, idéalement pendant la phase de définition du stackup. Le fabricant peut vous conseiller sur la disponibilité du stratifié, les capacités du facteur de gravure et les contraintes de traitement avant de finaliser la conception. Ceci est particulièrement important pour les cartes haute fréquence où la sélection des matériaux et les tolérances du processus sont étroitement liées.

Pour l'examen DFM, fournissez au fabricant l'impédance cible, la plage de fréquences et le budget de perte d'insertion. Demandez-leur de confirmer que leur processus peut répondre aux objectifs de facteur de gravure et de rugosité de surface. Si vous avez besoin de coupons de test d'impédance, confirmez qu'ils ont une capacité TDR ou VNA et pouvez fournir un rapport de test.

Omini agit en tant que partenaire de fabrication dans ce flux de travail, examinant l'empilement, confirmant les capacités du processus et produisant le rapport de test d'impédance qui valide la conception. Une implication précoce réduit le risque de relances et garantit que la carte finale répond aux exigences électriques.

Vérification avant fabrication

Avant de lancer la conception en fabrication, vérifiez que les propriétés du matériau et les exigences d'impédance sont entièrement spécifiées. Vérifiez la fiche technique du stratifié par rapport à votre gamme de fréquences. Confirmez que le poids du cuivre et la finition de surface sont compatibles avec la perte d'insertion cible. Examinez la conception des vias pour connaître les longueurs des tronçons.

Utilisez un solveur de champ pour simuler l'empilement et tracer la géométrie. Fournir au fabricant les valeurs d'impédance et les tolérances cibles. Demandez des coupons de test d'impédance sur le panneau et examinez le rapport de test d'impédance du fabricant après la fabrication. Comparez les valeurs mesurées avec les résultats de votre simulation pour confirmer que le processus est sous contrôle.

Si l'impédance mesurée est hors tolérance, travaillez avec le fabricant pour identifier la cause première. Le problème peut être le facteur de gravure, l’épaisseur du cuivre ou l’épaisseur du diélectrique. L'action corrective peut impliquer l'ajustement du processus de gravure, la modification du poids de la feuille de cuivre ou la modification de l'empilement. Documentez l'action corrective et mettez à jour les notes de fabrication pour les versions futures.

> Engineering handoff note: Exploring Teflon PCBs: A Guide to High-Frequency Applications before the release package is frozen.