Fertigungstechniken für Hochfrequenz-PCBs: Ein tiefer Einblick

Direkte Antwort

Die Hochfrequenzfertigung erfordert die Kontrolle der elektrischen Eigenschaften des Materials, der Qualität der Kupferoberfläche und der Impedanztoleranzen in jedem Fertigungsschritt, nicht nur der Routing-Genauigkeit. Ingenieure müssen Laminat-Dk/Df, Kupfergewicht, Oberflächenbeschaffenheit und Testcoupons im RFQ angeben und dann die Prozesskontrollen des Herstellers für Ätzen, Galvanisieren und Durchkontaktierungsmanagement überprüfen, um die Signalintegrität über 1 GHz sicherzustellen.

Materialauswahl steigert die elektrische Leistung

Das Laminat ist die erste Variable, die bestimmt, ob ein Hochfrequenz-PCB seine Einfügedämpfungs- und Impedanzziele erreicht. Bei Frequenzen über 1 GHz dominieren die Dielektrizitätskonstante (Dk) und der Verlustfaktor (Df) des Grundmaterials das Signalverhalten. Ein stabiler Dk über Frequenz und Temperatur ist wichtig, da die Impedanz umgekehrt proportional zur Quadratwurzel von Dk ist. Wenn Dk mit der Temperatur oder Feuchtigkeitsaufnahme driftet, verschiebt sich die charakteristische Impedanz, was zu Reflexionen und stehenden Wellen führt.

Für Hochfrequenzarbeiten werden üblicherweise PTFE, Kohlenwasserstoffkeramik und vernetzte PPO-Systeme (Polyphenylenoxid) verwendet. PTFE bietet einen sehr niedrigen Df, erfordert jedoch aufgrund seiner Weichheit und seines Wärmeausdehnungsverhaltens spezielle Bohr- und Beschichtungsverfahren. Kohlenwasserstoffmaterialien wie die RO4000-Serie von Rogers bieten ein Gleichgewicht zwischen geringem Verlust und Herstellbarkeit. PPO-basierte Laminate sind kostengünstig, haben aber einen höheren Df, sodass sie nur für mittlere Frequenzbereiche geeignet sind.

IPC-4101 definiert das Spezifikationssystem für Laminatmaterialien, einschließlich Dicke, Harzgehalt und Testmethoden für elektrische Eigenschaften. Wenn Sie eine Materialqualität angeben, verweisen Sie auf das Slash-Sheet IPC-4101, das diese abdeckt. Dadurch wird sichergestellt, dass der Hersteller Material beschafft, das denselben elektrischen und mechanischen Toleranzen entspricht, die Sie in der Simulation verwendet haben.

Praktische Materialauswahlkriterien

Bewerten Sie beim Vergleich von Laminaten diese Eigenschaften anhand Ihres Häufigkeitsziels:

• Dk-Stabilität von 1 GHz bis zu Ihrer Betriebsfrequenz
• Df bei Ihrer Betriebsfrequenz, nicht nur bei 1 MHz
• Feuchtigkeitsabsorptionsrate, die sich auf Dk in feuchten Umgebungen auswirkt
• Dimensionsstabilität durch Laminierung und Temperaturwechsel
• Bohr- und Beschichtungskompatibilität für Ihre Via-Dichte

Ein häufiger Fehler besteht darin, ein Material anhand von bei 1 MHz oder 10 GHz gemessenen Datenblattwerten auszuwählen und dann ein lineares Verhalten zwischen diesen Punkten anzunehmen. Fordern Sie immer die vom Hersteller gemessenen Dk/Df-Daten für Ihr spezifisches Frequenzband an. Wenn der Materiallieferant Daten nur bei 10 GHz bereitstellt, fragen Sie nach einer Interpolationsanleitung oder einer Testcoupon-Messung.

Stapeldesign und Kupferoberflächenrauheit

Der Aufbau definiert die Impedanz jeder Leiterbahn und die Kupferoberflächenbeschaffenheit bestimmt, wie viel Leiterverlust Sie zusätzlich zum dielektrischen Verlust hinzufügen. Bei hohen Frequenzen drängt sich der Strom aufgrund des Skin-Effekts an die Oberfläche des Leiters. Raues Kupfer erhöht die effektive Pfadlänge und erhöht den Widerstand, was direkt zu einer Erhöhung der Einfügungsdämpfung führt.

Standardmäßig elektrolytisch abgeschiedene Kupferfolie hat eine Oberflächenrauheit von 1,5 bis 3 Mikrometer RMS. Geben Sie für Hochfrequenzarbeiten gewalztes, geglühtes Kupfer oder galvanisch abgeschiedenes Kupfer mit einer Oberflächenbehandlung an, die die Rauheit auf unter 1 Mikrometer reduziert. Der Ätzfaktor, also das Verhältnis der geätzten Leiterbahnbreite zur Designbreite, beeinflusst auch die Impedanz. Wenn durch die Ätzung mehr Kupfer entfernt wird als erwartet, wird die Leiterbahn schmaler und die Impedanz steigt über das Ziel.

Anzugebende Stackup-Variablen

Ihre Stapelzeichnung sollte Folgendes enthalten:

• Substratmaterial und -sorte
• Gewicht der Kupferfolie (z. B. 0,5 oz oder 1 oz pro Quadratfuß)
• Oberflächenrauheitsziel für das Kupfer
• Ätzfaktortoleranz für impedanzkritische Leiterbahnen
• Dielektrikumsdicke zwischen den Schichten
• Via-Typ: durchgehend, blind oder vergraben

Bei einem 4-Lagen-Design beeinflussen die Dicke der inneren Lagen und die Symmetrie des Aufbaus die Verzerrung und Impedanzkonsistenz. Eine Anleitung zur Schichtreihenfolge, die auch für Hochfrequenz-Stackups gilt, finden Sie im Herstellungsprozess von 4 Schichten PCB: Techniken und Best Practices.

> Practical note: Specify copper surface roughness and etch factor in the fabrication notes, not just in the material spec. The plating line and etch process determine the final surface condition, so the manufacturer needs explicit targets to adjust their process.

Gutscheine für Impedanzkontrolle und Tests

Die Impedanzkontrolle wird nicht allein durch Simulation erreicht; es erfordert eine physische Überprüfung am gefertigten Panel. Eine Feldlösersimulation liefert einen theoretischen Wert, die tatsächliche Impedanz hängt jedoch vom Ätzfaktor, der Kupferdicke, der Dielektrikumsdicke und der Oberflächenrauheit ab. Diese Variablen weisen Fertigungstoleranzen auf, die sich summieren.

Der Standardansatz besteht darin, Impedanztestcoupons in das PCB-Panel aufzunehmen. Hierbei handelt es sich um spezielle Leiterbahnen mit bekannter Geometrie, die in ungenutzten Bereichen der Platine platziert werden. Nach der Herstellung misst der Hersteller die Impedanz mithilfe der Zeitbereichsreflektometrie (TDR) oder eines Vektornetzwerkanalysators. Der gemessene Wert wird mit Ihrem Ziel und Ihrer Toleranz verglichen.

Was für die Impedanzprüfung zu beachten ist

• Zielimpedanzwert und -toleranz (z. B. 50 Ohm ± 5 %)
• Testen Sie die Position und Geometrie des Coupons
• Testmethode (TDR oder VNA)
• Akzeptanzkriterien für den Prüfbericht
• Anzahl der Coupons pro Panel

Ein häufiger Fehler besteht darin, die Impedanztoleranz anzugeben, aber nicht zu definieren, wo die Messung durchgeführt wird. Die Impedanz variiert entlang einer Leiterbahn aufgrund lokaler Stapelschwankungen. Definieren Sie den Messpunkt oder den Mittelwert über die Spurlänge. Geben Sie außerdem an, ob der Test vor oder nach der Oberflächenbearbeitung durchgeführt wird, da die Überzugsschicht die Leiteroberfläche verändert und die Impedanz leicht verschieben kann.

Über Stub Management und Signalintegrität

Via-Stubs sind die ungenutzten Teile plattierter Durchgangslöcher, die über die Signalschicht hinausragen. Bei hohen Frequenzen wirken diese Stichleitungen als Resonanzstrukturen. Eine Stichleitung mit einer Länge von einer Viertelwellenlänge bei Ihrer Betriebsfrequenz reflektiert Energie zurück in den Signalpfad, was zu Welligkeit im Durchlassband und einer erhöhten Einfügungsdämpfung führt.

Die standardmäßige Abhilfemaßnahme ist das Hinterbohren, bei dem der Stub von der gegenüberliegenden Seite der Platine entfernt wird. Das Hinterbohren erhöht die Kosten, da es einen zweiten Bohrvorgang mit präziser Tiefenkontrolle erfordert. Bei zu geringer Bohrtiefe bleibt der Stumpf stehen; Wenn es zu tief ist, wird die Signalschicht beschädigt.

Über Design-Alternativen

• Blind Vias: werden nur durch die Schichten plattiert, die eine Verbindung benötigen, wodurch die Stichleitung vollständig entfällt
• Buried Vias: interne Verbindungen, die niemals die äußere Oberfläche erreichen
• Hintergebohrte Durchgangslöcher: Standard-Durchgangslöcher, bei denen der Stub nach dem Plattieren entfernt wird

Blind- und vergrabene Vias werden für Hochfrequenzdesigns bevorzugt, da sie die Stichleitung ohne zusätzlichen Prozessschritt eliminieren. Sie erfordern jedoch komplexere Beschichtungsprozesse und können höhere Herausforderungen hinsichtlich des Seitenverhältnisses mit sich bringen. Besprechen Sie den Entwurf mit dem Hersteller während der Überprüfung des Entwurfs auf Herstellbarkeit (DFM). Die Decoding High-Density Interconnect (HDI) PCB Technology: An Overview behandelt Überlegungen zur Via-Dichte und zum Seitenverhältnis, die auch für Hochfrequenzplatinen gelten.

Auswahl der Oberflächenbeschaffenheit für Hochfrequenzverluste

Die endgültige Oberflächenbeschaffenheit beeinflusst sowohl die Lötbarkeit als auch den Hochfrequenzverlust. ENIG (chemisch vernickeltes Immersionsgold) ist die gebräuchlichste Oberfläche, da sie eine flache, lötbare Oberfläche mit guter Haltbarkeit bietet. Allerdings führt die Nickelschicht bei sehr hohen Frequenzen, typischerweise über 10 GHz, zu magnetischen Verlusten. Bei Millimeterwellenanwendungen kann die Nickelschicht zu einem messbaren Einfügungsverlust beitragen.

Immersionssilber bietet geringere Verluste als ENIG, da keine Nickelunterschicht erforderlich ist. Der Nachteil ist eine kürzere Haltbarkeit und eine höhere Anfälligkeit für das Anlaufen. Eintauchzinn ist eine weitere Option mit geringem Verlust, erfordert jedoch eine sorgfältige Handhabung, um die Bildung von Zinnwhiskern zu vermeiden.

Auswahlkriterien abschließen

Für Frequenzen unter 10 GHz ist ENIG normalerweise akzeptabel. Bewerten Sie oberhalb von 10 GHz, ob die Nickelschicht für Ihr Verlustbudget akzeptabel ist. Wenn Sie den geringsten Verlust benötigen, wählen Sie Immersionssilber und planen Sie den Montageplan, um lange Lagerzeiten zu vermeiden. Stellen Sie sicher, dass die Oberfläche während der RFQ-Phase mit Ihrem Frequenzbereich kompatibel ist.

Entwurf zur Herstellbarkeitsprüfung

Eine DFM-Überprüfung für Hochfrequenz-PCBs muss über die standardmäßigen Herstellbarkeitsprüfungen hinausgehen. Der Prüfer muss die Materialhandhabung anhand der Stub-Verwaltung, der Auswahl der Oberflächenbeschaffenheit und der Planung von Impedanztests überprüfen. Jeder dieser Bereiche hat Prozessauswirkungen, die sich auf Kosten und Durchlaufzeit auswirken.

DFM Checkliste für Hochfrequenzplatinen

• Bestätigen Sie, dass die Laminatsorte in der erforderlichen Dicke verfügbar ist
• Überprüfen Sie, ob die Ätzfaktortoleranz mit dem angegebenen Kupfergewicht erreichbar ist
• Überprüfen Sie, ob die Impedanztest-Coupons in das Panel-Layout passen, ohne die Verlegung zu beeinträchtigen
• Überprüfen Sie Via-Typen und Stichleitungslängen im Vergleich zur Betriebsfrequenz
• Stellen Sie sicher, dass die Oberflächenbeschaffenheit mit dem Montageprozess kompatibel ist
• Überprüfen Sie, ob der Stapel symmetrisch genug ist, um Verwerfungen zu vermeiden

Ein häufiger Fehler besteht darin, die DFM-Überprüfung als rein mechanische Prüfung zu betrachten. Bei Hochfrequenzplatinen sind die elektrischen Eigenschaften der Materialien und die Prozesstoleranzen gleichermaßen wichtig. Der Hersteller muss die Zielimpedanz, den Frequenzbereich und die akzeptable Einfügungsdämpfung kennen, um Prozessentscheidungen treffen zu können.

RFQ Dokumentation für Hochfrequenz-PCBs

Der RFQ ist das primäre Kommunikationstool zwischen dem Konstrukteur und dem Hersteller. Für Hochfrequenz-PCBs muss der RFQ elektrische Leistungsanforderungen enthalten, die normalerweise nicht Teil der Standardangebote für PCB sind.

Erforderliche RFQ-Informationen

• Zielfrequenz oder Frequenzband
• Erforderliche Impedanzwerte und Toleranzen für jede Leiterbahngruppe
• Laminatmaterial und -qualität (z. B. Rogers RO4003C oder PTFE)
• Kupfergewicht und Oberflächenrauheitsziel
• Art der Oberflächenbeschaffenheit (ENIG, Immersionssilber, Immersionszinn)
• Stapeldetails einschließlich Schichtdicken
• Via-Typen und etwaige Hinterbohranforderungen
• Gutscheinanforderungen für Impedanztests
• Spezielle Tests wie Temperaturwechsel oder Einfügedämpfungsmessung

Der Flex PCB Herstellungsprozess: Ein Überblick für Anfänger bietet eine Grundlage dafür, wie die Prozessdokumentation von RFQ bis zur Fertigung verläuft, was auch für starre Hochfrequenzplatinen gilt. Für flexible Hochfrequenzanwendungen werden in der Einführung in Flex PCBs: Grundlagen und Vorteile für zuverlässige PCBA zusätzliche Zuverlässigkeitsüberlegungen behandelt.

Ein klares RFQ verringert das Risiko einer Fehlinterpretation. Wenn der Hersteller die Zielfrequenz nicht kennt, kann er nicht das richtige Laminat oder die richtige Oberflächenveredelung auswählen. Wenn die Impedanztoleranz nicht angegeben ist, werden Standardprozesstoleranzen verwendet, die für Ihre Anwendung möglicherweise zu locker sind.

Häufige Fehler und wie man sie vermeidet

Ingenieure machen häufig dieselben Fehler, wenn sie Hochfrequenz-PCBs entwerfen. Das frühzeitige Erkennen dieser Muster spart Zeit und Kosten.

Fehler 1: Ignorieren der Rauheit der Kupferoberfläche

Das Datenblatt für das Laminat gibt den dielektrischen Verlust an, aber die Rauheit der Kupferoberfläche bestimmt den Leiterverlust. Geben Sie das Oberflächenrauheitsziel an und überprüfen Sie, ob der Hersteller dieses mit seinem Beschichtungsverfahren erreichen kann.

Fehler 2: Den Ätzfaktor nicht berücksichtigen

Der Ätzfaktor verändert die Leiterbahnbreite und damit die Impedanz. Wenn Sie eine 50-Ohm-Leiterbahn entwerfen, die Ätzung jedoch 0,5 Mil mehr Kupfer als erwartet entfernt, verschiebt sich die Impedanz. Beziehen Sie den Ätzfaktor in Ihre Impedanzberechnung ein und geben Sie die Toleranz an.

Fehler 3: Via Stubs vergessen

Via-Stubs verursachen Resonanzen, die bei einer 2D-Layoutüberprüfung unsichtbar sind. Überprüfen Sie immer das 3D-Modell auf Stichleitungslängen und vergleichen Sie diese mit der Viertelwellenlänge bei Ihrer Betriebsfrequenz.

Fehler 4: Die Platzierung des Testcoupons wurde übersehen

Impedanztest-Coupons sind nutzlos, wenn sie in einem Bereich mit anderen Stapeleigenschaften als die aktiven Leiterbahnen platziert werden. Platzieren Sie Coupons in der Nähe der kritischen Spuren oder reproduzieren Sie die gleichen Stapelbedingungen.

Fehler 5: Angenommen, die Standardoberflächenbeschaffenheit ist akzeptabel

ENIG ist die Standardausführung für die meisten PCB-Hersteller. Wenn Ihre Frequenz über 10 GHz liegt, kann die Nickelschicht zu unzulässigen Verlusten führen. Geben Sie das Ende explizit im RFQ an.

Wann ist der Hersteller einzubeziehen?

Beziehen Sie den Hersteller frühzeitig in den Designzyklus ein, idealerweise während der Stackup-Definitionsphase. Der Hersteller kann Sie über die Laminatverfügbarkeit, die Möglichkeiten des Ätzfaktors und über Verarbeitungseinschränkungen beraten, bevor Sie das Design finalisieren. Dies ist besonders wichtig für Hochfrequenzplatinen, bei denen Materialauswahl und Prozesstoleranzen eng miteinander verknüpft sind.

Geben Sie dem Hersteller für die DFM-Überprüfung die Zielimpedanz, den Frequenzbereich und das Einfügedämpfungsbudget an. Bitten Sie sie, zu bestätigen, dass ihr Prozess die Ziele für den Ätzfaktor und die Oberflächenrauheit erfüllen kann. Wenn Sie Gutscheine für Impedanztests benötigen, bestätigen Sie, dass diese TDR- oder VNA-fähig sind und dass Sie einen Testbericht vorlegen können.

Omini fungiert in diesem Arbeitsablauf als Fertigungspartner, überprüft den Aufbau, bestätigt die Prozessfähigkeiten und erstellt den Impedanztestbericht, der das Design validiert. Eine frühzeitige Einbindung verringert das Risiko von Re-Spins und stellt sicher, dass die endgültige Platine die elektrischen Anforderungen erfüllt.

Überprüfung vor der Fertigung

Bevor Sie das Design zur Fertigung freigeben, überprüfen Sie, ob die Materialeigenschaften und Impedanzanforderungen vollständig spezifiziert sind. Vergleichen Sie das Laminat-Datenblatt mit Ihrem Frequenzbereich. Stellen Sie sicher, dass das Kupfergewicht und die Oberflächenbeschaffenheit mit der angestrebten Einfügungsdämpfung kompatibel sind. Überprüfen Sie das Via-Design auf Stub-Längen.

Verwenden Sie einen Feldlöser, um die Stapel- und Spurgeometrie zu simulieren. Geben Sie dem Hersteller die gewünschten Impedanzwerte und Toleranzen an. Fragen Sie auf dem Panel nach Gutscheinen für Impedanztests und sehen Sie sich nach der Herstellung den Impedanztestbericht des Herstellers an. Vergleichen Sie die gemessenen Werte mit Ihren Simulationsergebnissen, um sicherzustellen, dass der Prozess unter Kontrolle ist.

Wenn die gemessene Impedanz außerhalb der Toleranz liegt, arbeiten Sie mit dem Hersteller zusammen, um die Grundursache zu ermitteln. Das Problem kann der Ätzfaktor, die Kupferdicke oder die dielektrische Dicke sein. Zu den Korrekturmaßnahmen können die Anpassung des Ätzprozesses, die Änderung des Kupferfoliengewichts oder die Änderung des Aufbaus gehören. Dokumentieren Sie die Korrekturmaßnahmen und aktualisieren Sie die Fertigungshinweise für zukünftige Builds.

> Engineering handoff note: Exploring Teflon PCBs: A Guide to High-Frequency Applications before the release package is frozen.