Cómo evaluar el riesgo de integridad de la señal PCB de alta velocidad antes de la fabricación

Respuesta directa

Evalúe el riesgo de integridad de la señal PCB de alta velocidad antes de la fabricación revisando el apilamiento, las propiedades del material, las transiciones y las reglas de diseño para fabricación (DFM) en comparación con su impedancia objetivo, presupuesto de pérdidas y tiempo de subida. Una lista de verificación de prefabricación estructurada detecta problemas de reflejos, interferencias y sesgos mientras el diseño aún es editable, lo que evita costosos giros repetidos y fallas en el campo.

---

Por qué es importante la revisión de la integridad de la señal previa a la fabricación

Las fallas de integridad de la señal son costosas de solucionar después de la fabricación. Una placa que pasa las pruebas eléctricas en simulación pero falla en producción a menudo se remonta a suposiciones hechas durante la fase de diseño: suposiciones sobre tolerancias de materiales, rugosidad del cobre o comportamiento que el fabricante no puede compensar sin su participación.

La revisión de prefabricación es su última oportunidad para alinear la intención del diseño con la realidad de la fabricación. En esta etapa, aún puede ajustar el apilamiento, cambiar materiales, agregar requisitos de control de impedancia o modificar mediante estructuras. Una vez que se publican los Gerbers y los archivos de perforación, los cambios significan nuevas herramientas, nuevos plazos de entrega y nuevos costos.

La revisión debe centrarse en cinco áreas: diseño de apilamiento, selección de materiales, transiciones vía, cumplimiento de DFM y requisitos de prueba. Cada área se asigna a riesgos específicos de integridad de la señal que son mensurables y procesables antes de que comience la fabricación.

---

Diseño de apilamiento: la base del control de impedancia

La acumulación determina la impedancia característica de cada traza en el tablero. Si la acumulación es incorrecta, ninguna disciplina de enrutamiento solucionará los reflejos resultantes y la degradación de la señal.

Espesor y espaciado dieléctrico

Para una traza de microcinta, la impedancia característica depende del ancho de la traza, el espesor del cobre y la distancia al plano de referencia que se encuentra debajo. Para stripline, la distancia a ambos planos de referencia es importante. Un error común es asumir que el espesor de preimpregnado estándar del fabricante producirá la impedancia objetivo sin verificación.

Solicite la calculadora de impedancia del fabricante o proporcione su propia acumulación con valores explícitos de espesor dieléctrico. Especifique el rango de impedancia objetivo (por ejemplo, 50 Ω ± 10 % para un solo extremo, 100 Ω ± 10 % para diferencial) y solicite al fabricante que confirme que puede alcanzar ese rango con los materiales disponibles.

Peso del cobre y su efecto sobre la impedancia

El peso del cobre afecta la impedancia de dos maneras: el cobre más grueso reduce el ancho de traza efectivo para una compensación de grabado determinada y cambia el espesor dieléctrico después de la laminación. Una traza de cobre de 35 µm (1 oz) se comporta de manera diferente a una traza de 70 µm (2 oz) con el mismo ancho nominal.

Para señales de alta velocidad, estandarice con cobre de 1 onza o menos, a menos que los requisitos de transporte de corriente exijan más. Si necesita cobre más pesado para los aviones de energía, mantenga las capas de señal en cobre más liviano y separe las zonas de apilamiento de señal y energía.

Continuidad del plano de referencia

Cada traza de señal de alta velocidad necesita un plano de referencia continuo directamente adyacente a ella. Los espacios en el plano de referencia (causados ​​por planos divididos, fosos o orificios de paso excesivos) obligan a la corriente de retorno a desviarse, creando inductancia y radiación.

Revise la acumulación para asegurarse de que cada capa de señal tenga un plano de referencia ininterrumpido. Si debe dividir un plano para diferentes dominios de voltaje, enrute señales de alta velocidad sobre la parte sólida y use condensadores de unión cerca de la división para proporcionar una ruta de retorno.

---

Selección de materiales: tangente de pérdida y constante dieléctrica

Las propiedades del material dominan la pérdida de alta frecuencia. El estándar FR-4 tiene una tangente de pérdida de alrededor de 0,020 a 1 GHz, lo que resulta significativo para trazas de más de unas pocas pulgadas a velocidades de datos superiores a 1 Gbps. Para velocidades más altas, necesita laminados de bajas pérdidas.

Tangente de pérdida y velocidad de datos

La tangente de pérdida determina cuánta energía absorbe el dieléctrico a medida que se propaga la señal. A 10 Gbps, una traza de 10 pulgadas en FR-4 estándar puede perder entre 6 y 8 dB, lo que puede exceder la capacidad de ecualización de su receptor. Los materiales de baja pérdida como Megtron 6, la serie Rogers 4000 o Isola I-Speed ​​tienen tangentes de pérdida en el rango de 0,002 a 0,010, lo que reduce la pérdida entre 3 y 5 veces.

Haga coincidir el material con su velocidad de datos y longitud de seguimiento. Para rastros cortos (< 3 pulgadas) a velocidades moderadas (< 5 Gbps), FR-4 suele ser suficiente. Para pistas largas o velocidades de datos altas, especifique un laminado de baja pérdida y verifique que el fabricante lo tenga en existencia.

Tolerancia constante dieléctrica

La constante dieléctrica (Dk) determina la velocidad de propagación y, junto con la geometría de la traza, la impedancia característica. FR-4 tiene un Dk que varía de 4,2 a 4,8 dependiendo del contenido de resina y la frecuencia. Esta variación cambia la impedancia y la sincronización de las señales.

Para presupuestos de tiempo ajustados, especifique un laminado con una tolerancia Dk controlada. Muchos laminados de alta velocidad ofrecen una tolerancia Dk de ±0,05 o mejor, en comparación con ±0,2 para el estándar FR-4. El fabricante debe proporcionar el valor Dk que utiliza para los cálculos de impedancia y usted debe verificar que coincida con sus supuestos de simulación.

Rugosidad del cobre y efecto de la piel

A altas frecuencias, la corriente se concentra en la superficie de la traza de cobre. Las superficies de cobre rugosas aumentan la resistencia efectiva, agregando pérdidas que aumentan con la frecuencia. El cobre electrodepositado (ED) estándar tiene una rugosidad de 2 a 5 µm RMS, que se vuelve significativa por encima de 10 GHz.

Para diseños de alta velocidad, especifique cobre laminado o de perfil bajo. El fabricante también puede utilizar una lámina más suave en las capas exteriores por donde pasan los rastros de microbandas. Esta es una decisión de selección de materiales que debe tomarse antes de la fabricación, no después.

---

A través de transiciones: stubs, anti-pads y rutas de retorno

Las vías son la fuente más común de problemas de integridad de la señal en diseños de alta velocidad. Una transición vía introduce una discontinuidad en la línea de transmisión: un cambio de impedancia que provoca reflexiones y un trozo que resuena en ciertas frecuencias.

A través de la longitud del trozo

Un trozo de vía es la parte no utilizada del barril de vía debajo de la capa de señal. En frecuencias donde la longitud del trozo es un cuarto de longitud de onda, el trozo actúa como un trozo de circuito abierto, creando una muesca en la respuesta de pérdida de inserción. Para una señal de 10 Gbps, un trozo de más de aproximadamente 100 mils (2,5 mm) puede causar una pérdida significativa en la frecuencia fundamental.

Las opciones para mitigar los trozos de vía incluyen la perforación posterior (eliminación del barril no utilizado), el uso de vías ciegas o enterradas o el enrutamiento en capas que minimicen la longitud del trozo. La perforación posterior agrega costos y requiere que el fabricante tenga la capacidad. Las vías ciegas y enterradas aumentan el número de capas y la complejidad de la fabricación.

Diseño anti-pad

El anti-pad es el orificio de paso en el plano de referencia alrededor del cilindro vía. Su diámetro determina la impedancia de la transición vía. Un anti-pad demasiado pequeño crea un exceso de capacitancia; demasiado grande crea un exceso de inductancia.

Para una transición vía de 50 Ω, el diámetro anti-almohadilla normalmente debe ser de 2,5 a 3,5 veces el diámetro de la broca vía, dependiendo del espesor dieléctrico y del tamaño de la almohadilla vía. Utilice un solucionador de campo 3D o la calculadora de impedancia del fabricante para verificar el tamaño del anti-pad para su apilamiento específico.

Vía ruta de retorno

La corriente de retorno debe pasar de un plano de referencia a otro cuando la señal cambia de capa. Si la vía no tiene una vía de retorno adyacente, la corriente de retorno toma un camino más largo, creando inductancia y ruido de modo común.

Coloque una vía de tierra a 100 mils (2,5 mm) de cada vía de señal que cambie los planos de referencia. Para pares diferenciales, coloque la vía de tierra simétricamente entre las dos vías de señal. Esta es una regla de diseño que debe verificarse antes de la fabricación, ya que no es posible agregar vías después del hecho.

---

DFM Reglas: ancho de trazado, espaciado y espacio libre

Las reglas de diseño para fabricación afectan directamente la integridad de la señal. El ancho de traza mínimo y el espaciado del fabricante determinan qué valores de impedancia se pueden lograr y las reglas de separación afectan la diafonía y la integridad del plano.

Ancho de traza y capacidad de impedancia alcanzable

El ancho de traza mínimo del fabricante establece un límite inferior en la impedancia que puede lograr para un espesor dieléctrico determinado. Para una microcinta de 50 Ω con un espesor dieléctrico de 4 mil, el ancho de la traza debe ser de aproximadamente 8 mil. Si el mínimo del fabricante es 4 mils, tiene espacio para realizar ajustes. Si el mínimo es 6 mils, es necesario aumentar el espesor dieléctrico o aceptar una impedancia menor.

Revise la tabla de capacidades del fabricante antes de finalizar la acumulación. Pregunte por el ancho mínimo de traza, el espaciado mínimo y el rango de impedancia que pueden garantizar. Si la impedancia de su objetivo queda fuera de su capacidad, ajuste la acumulación o el objetivo.

Espaciado y diafonía

La diafonía entre trazas adyacentes depende del espaciado relativo al espesor dieléctrico. La regla de las 3W (espaciar las trazas al menos 3 veces el ancho de la traza) es una guía aproximada, pero el requisito real depende de la longitud del acoplamiento y el tiempo de subida de la señal.

Para pares diferenciales de alta velocidad, el espaciado dentro del par lo establece el objetivo de impedancia diferencial. El espacio entre pares debe ser al menos 2 veces el espacio entre pares para limitar la diafonía. Revise el diseño para asegurarse de que se cumplan estas reglas de espaciado y verifique que el fabricante pueda mantener las tolerancias requeridas.

Espacio libre e integridad del plano

Las reglas de espacio libre para vías y componentes de orificio pasante afectan la integridad del plano de referencia. Los grandes agujeros libres en el plano de tierra crean espacios que interrumpen las rutas de retorno de las corrientes. Si una vía debe pasar a través de un plano, el orificio de paso crea un espacio anular que puede ser un problema si la vía está cerca de una pista de alta velocidad.

Coordinar con el fabricante los valores de espacio libre. El requisito mínimo del anillo anular establece el tamaño de la almohadilla de paso, lo que a su vez afecta el tamaño del orificio de paso. Una almohadilla más grande permite un espacio menor para un tamaño de broca determinado, preservando más cobre plano.

---

Requisitos de prueba: informes y cupones de impedancia

La única forma de verificar que la placa fabricada cumpla con los requisitos de integridad de la señal es probarla. Los cupones de prueba de impedancia en el panel de producción permiten al fabricante medir la impedancia característica de trazas representativas.

Diseño y colocación de cupones

El cupón debe replicar la geometría de apilamiento y trazado del diseño real. Debe incluir trazas para cada objetivo de impedancia (por ejemplo, 50 Ω de un solo extremo, 100 Ω diferencial) y colocarse en el panel de producción en un área que experimente el mismo procesamiento que el producto.

Especifique la ubicación del cupón y la cantidad de cupones por panel. Una práctica común es un cupón por borde del panel, pero para una producción de gran volumen, es posible que desee cupones en varias ubicaciones para captar la variación del proceso en todo el panel.

Método de prueba y criterios de aceptación

El fabricante normalmente utiliza reflectometría en el dominio del tiempo (TDR) para medir la impedancia de las trazas del cupón. Los criterios de aceptación deben coincidir con su tolerancia de diseño. Si especificó 50 Ω ± 10 %, la impedancia medida debe estar entre 45 y 55 Ω.

Solicite al fabricante que proporcione el informe de prueba de impedancia con el envío. El informe debe incluir la impedancia medida para cada rastro del cupón, el método de prueba y los datos de calibración. Revisar el informe antes de aceptar las juntas.

Pruebas adicionales para señales de alta velocidad

Para diseños de muy alta velocidad, la prueba de impedancia puede no ser suficiente. Es posible que deba especificar pruebas adicionales, como medición de pérdida de inserción, medición de pérdida de retorno o prueba de diagrama de ojo en un canal representativo. Estas pruebas requieren equipo especializado y agregan costos, pero brindan una verificación directa del desempeño de la integridad de la señal.

Analice los requisitos de prueba con el fabricante durante la etapa RFQ. No todos los fabricantes tienen la capacidad de realizar mediciones de alta frecuencia, y aquellos que la tienen pueden tener diferentes frecuencias y métodos de prueba.

---

Ejemplo práctico: revisión del canal SerDes de 10 Gbps

Considere un diseño con un canal SerDes de 10 Gbps que se extiende a 8 pulgadas (200 mm) desde un conector a un ASIC. La impedancia objetivo es de 100 Ω diferencial y el presupuesto de pérdida es de 10 dB a 5 GHz.

Revisión acumulativa

La acumulación inicial utiliza el estándar FR-4 con preimpregnado de 4 mil entre la capa de señal y el plano de tierra. El par diferencial se enruta con un ancho de traza de 5 mil y un espacio de 8 mil. La calculadora de impedancia del fabricante muestra que esto produce una impedancia diferencial de 100 Ω, pero la tangente de pérdida de 0,020 da una pérdida estimada de 8 dB en 8 pulgadas a 5 GHz, dentro del presupuesto pero sin margen.

Cambiar a un laminado de baja pérdida con una tangente de pérdida de 0,008 reduce la pérdida estimada a 3 dB, proporcionando 7 dB de margen. El fabricante confirma que tiene existencias del material y que puede procesarlo con la misma acumulación.

Mediante revisión de transición

El canal SerDes cambia de capa una vez, utilizando una vía de orificio pasante. La longitud del trozo de vía es de 40 mils (1 mm), lo que es aceptable para 10 Gbps. El diámetro anti-almohadilla es de 28 mils para un taladro de 12 mils, que según la calculadora del fabricante produce un diferencial de 100 Ω mediante transición. Se coloca una vía de tierra a 50 mils del par de vías de señal para proporcionar la ruta de retorno.

Revisión de DFM

El ancho mínimo de traza del fabricante es de 4 mils, por lo que las trazas de 5 mil están dentro de su capacidad. El espaciado mínimo es de 4 mils, por lo que el espaciado entre pares de 8 mil y el espaciado entre pares de 15 mil son aceptables. El requisito del anillo anular es de 3 mils, por lo que la vía de 12 mil con una almohadilla de 18 mil cumple con el requisito.

Requisitos de prueba

RFQ especifica un cupón de impedancia por panel, con trazas para diferencial de 100 Ω y un extremo de 50 Ω. Los criterios de aceptación son 100 Ω ± 10% y 50 Ω ± 10%. El fabricante proporcionará un informe de prueba TDR con cada envío.

Esta revisión detecta el problema material antes de la fabricación, evitando que una placa tenga un rendimiento de pérdida marginal. Las comprobaciones vía y DFM confirman que el diseño es fabricable y los requisitos de prueba garantizan que las placas fabricadas cumplan con los objetivos de impedancia.

---

Errores comunes y cómo evitarlos

Suponiendo que el estándar FR-4 es suficiente

El estándar FR-4 funciona para muchos diseños, pero no para todos. Si su velocidad de datos es superior a 5 Gbps o sus rastros tienen más de unas pocas pulgadas, verifique el presupuesto de pérdida con las propiedades reales del material. El material estándar del fabricante puede tener una tangente de pérdida diferente al valor de la hoja de datos.

Ignorando la rugosidad del cobre

La rugosidad del cobre agrega pérdidas que no se capturan en un simple cálculo de la tangente de pérdidas. Si su diseño es sensible a pérdidas, especifique cobre de bajo perfil y verifique que el fabricante pueda proporcionárselo. La diferencia puede ser de 1 a 2 dB en una traza larga.

No verificar la calculadora de impedancia del fabricante

Los fabricantes utilizan diferentes calculadoras de impedancia con diferentes suposiciones sobre las propiedades del material y los factores de grabado. Si usa su propia calculadora y el fabricante usa la suya, los resultados pueden diferir. Proporcione su acumulación y su impedancia objetivo al fabricante y pídale que confirme sus valores calculados.

Olvidar el camino de regreso de las vías

Una vía de señal sin una vía de tierra cercana crea un área de bucle grande y aumenta la inductancia. Este es un error común en diseños densos donde las vías terrestres son escasas. Verifique cada vía de señal que cambie los planos de referencia y asegúrese de que una vía de tierra esté dentro de los 100 mils.

No especificar requisitos de prueba

Si no especifica cupones de prueba de impedancia y criterios de aceptación, es posible que el fabricante no realice ninguna prueba. Es posible que las placas aún funcionen, pero no tiene verificación de que la impedancia cumpla con su objetivo. Especifique siempre los requisitos de prueba en RFQ.

---

Cuándo involucrar al fabricante

Involucre al fabricante al principio del proceso de diseño, no después de que se complete el diseño. Un buen fabricante puede proporcionar recomendaciones de acumulación, resultados de la calculadora de impedancia y comentarios DFM que ahorran tiempo y dinero.

Como mínimo, comuníquese con el fabricante cuando tenga una acumulación preliminar y una impedancia objetivo. Pídales que confirmen que el apilamiento se puede fabricar, que los objetivos de impedancia se pueden lograr y que los materiales están disponibles. Esta conversación debe tener lugar antes de finalizar el diseño.

Para diseños complejos, considere una revisión del diseño con el fabricante. Muchos fabricantes ofrecen este servicio y puede detectar problemas que su revisión interna pasa por alto. El costo de una revisión de diseño es pequeño en comparación con el costo de un nuevo giro.

---

Lista de verificación para la revisión de la integridad de la señal previa a la fabricación

Utilice esta lista de verificación antes de enviar Gerbers a fabricación:

Analice cada elemento y documente los resultados. Si hay dudas sobre algún punto, comuníquese con el fabricante para obtener una aclaración antes de publicar el diseño.

---

Consideraciones relacionadas para diseños avanzados

Para diseños con velocidades de datos muy altas o enrutamiento denso, entran en juego factores adicionales. Los principios de este artículo se aplican a la mayoría de los diseños de alta velocidad, pero los diseños avanzados pueden requerir un análisis más sofisticado.

Para obtener orientación sobre cómo evaluar los riesgos de la tecnología PCB avanzada, incluida la selección de materiales para frecuencias más altas y tolerancias más estrictas, consulte nuestro artículo sobre Cómo evaluar el riesgo de la tecnología PCB avanzada de PCB de alta velocidad y tendencias de integridad. Esto cubre las compensaciones entre diferentes familias de laminados y el impacto de las variaciones del proceso en la integridad de la señal.

Si su diseño utiliza microvías o estructuras HDI, el análisis de transición de vía se vuelve más complejo. Las microvías tienen diferentes características de trozos y requieren diferentes diseños de anti-pad. Nuestra guía sobre Cómo evaluar HDI Riesgo de relación de aspecto de microvía antes de PCB Fabricación explica los riesgos específicos y los métodos de verificación para estas estructuras.

Para una comprensión más profunda de cómo las opciones de apilamiento afectan la integridad de la señal, el artículo sobre PCB Apilamiento e integridad de la señal para placas de alta velocidad proporciona una comparación detallada de diferentes configuraciones de apilamiento y su impacto en la impedancia, la pérdida y la diafonía.

Cuando el diseño pasa al ensamblaje, también pueden surgir problemas de integridad de la señal debido a la colocación y soldadura de los componentes. El artículo sobre Cómo evaluar SMT riesgo de ensamblaje a partir de PCB tendencias de fabricación y abastecimiento cubre los riesgos del lado del ensamblaje que interactúan con su diseño de integridad de señal.

Para diseños que utilizan empaquetado avanzado o procesamiento térmico, la interacción entre el estrés térmico y la integridad de la señal se vuelve relevante. Nuestra guía sobre Cómo evaluar SMT riesgo de ensamblaje a partir de FOPLP y tendencias de procesamiento térmico analiza cómo los perfiles térmicos afectan las propiedades de los materiales y a través de la confiabilidad.

---

Trabajar con un socio fabricante

Un socio fabricante confiable puede reducir significativamente el riesgo de integridad de la señal. Al evaluar a un fabricante, pregunte sobre su experiencia con diseños de alta velocidad, su capacidad de prueba de impedancia y su inventario de materiales. Un fabricante que tenga en stock los materiales de baja pérdida que necesita y tenga el equipo de prueba para verificar la impedancia es un socio valioso.

En Omini, trabajamos con fabricantes que se especializan en producción PCB de alta velocidad. Ayudamos a nuestros clientes a navegar por el diseño de apilamiento, la selección de materiales y el proceso de requisitos de prueba. Nuestra función es cerrar la brecha entre la intención del diseño y la realidad de la fabricación, asegurando que las placas que reciba cumplan con sus requisitos de integridad de señal.

La revisión de la prefabricación no es solo una formalidad: es un paso crítico en el proceso de diseño. Si sigue la lista de verificación e involucra al fabricante desde el principio, podrá detectar problemas de integridad de la señal antes de que se conviertan en problemas costosos. El tiempo dedicado a la revisión es pequeño en comparación con el costo de un nuevo giro o un fallo en el campo.