Tipos de paquetes de circuitos integrados y cómo ayudan las técnicas de paquetes de circuitos integrados en la miniaturización PCB

Respuesta directa

Los tipos de paquetes de circuitos integrados determinan cuánta área de placa consume un circuito integrado y con qué densidad se pueden enrutar las señales a su alrededor. Los paquetes más pequeños, como BGA, CSP y WLCSP, reducen la huella, pero requieren tolerancias de fabricación PCB más estrictas, anchos de traza más finos y procesos de ensamblaje avanzados. Comprender la geometría del paquete, el comportamiento térmico y las restricciones de enrutamiento en las primeras etapas del diseño evita que se vuelvan a girar y se produzcan pérdidas de rendimiento en el ensamblaje.

Por qué la selección del paquete de circuitos integrados es una palanca de miniaturización PCB

El paquete es la interfaz física entre la matriz de silicio y el PCB. Convierte el paso fino de las almohadillas de unión del troquel en una huella más grande y fabricable que se puede soldar a la placa. El tipo de paquete controla directamente las dimensiones XY del componente, la altura de separación, la ruta térmica y los parásitos eléctricos. Cuando se reduce el paquete, se reduce el área PCB necesaria para esa función, pero también se traslada la complejidad a la fabricación de la placa y a la línea de montaje.

Para la miniaturización PCB, la comparación relevante no es solo el tamaño del paquete sino el área total enrutada alrededor del paquete. Un paquete con un paso de bola fino puede ser pequeño, pero si PCB no puede enrutar trazas entre bolas sin vías ciegas o via-in-pad, el área efectiva del tablero crece. Por lo tanto, la selección del paquete debe realizarse junto con la planificación del apilamiento, la estrategia y la elección del acabado superficial.

Paquetes de orificios pasantes: la línea de base

Paquetes de orificios pasantes como componentes de montaje DIP, SIP y PGA insertando cables en orificios chapados. Son mecánicamente fuertes y fáciles de ensamblar o reelaborar a mano, pero consumen ambos lados de la placa: el lado del componente y el lado de la soldadura. Los propios agujeros bloquean los canales de enrutamiento en las capas internas, lo que supone una grave penalización para la miniaturización. Para la mayoría de los diseños nuevos, los paquetes de orificios pasantes se limitan a conectores, condensadores electrolíticos, relés y puntos de montaje mecánicos de alta tensión.

Paquetes de montaje en superficie: el caballo de batalla

Los paquetes de tecnología de montaje en superficie (SMT) eliminaron la necesidad de orificios pasantes y abrieron ambos lados de la placa para los componentes. Los tipos comunes incluyen:

• SOIC (Small Outline IC): Cables de ala de gaviota en dos lados. Fácil de inspeccionar y reelaborar. Huella moderada.
• QFP (Quad Flat Pack): Cables en los cuatro lados. Mayor número de pines que SOIC. Paso fino hasta 0,4 mm.
• QFN (Cuádruple plano sin plomo): Almohadilla expuesta en la parte inferior para conexión a tierra térmica y eléctrica. No hay cables que sobresalgan, por lo que el tamaño es menor que el QFP para el mismo número de pines.
• PLCC (portador de chips con plomo de plástico): cables en J doblados debajo del cuerpo. Es poco común en diseños nuevos, pero aún se encuentra en sistemas heredados.

Los paquetes QFN son particularmente comunes en diseños compactos porque la almohadilla expuesta proporciona una ruta térmica directa al cobre PCB. Sin embargo, la falta de cables significa que la inspección de las juntas de soldadura se limita al perímetro del paquete y la almohadilla central puede atrapar huecos que degradan el rendimiento térmico.

Paquetes a escala de chip y empaques a nivel de oblea

Los paquetes a escala de chip (CSP) se definen como paquetes con un área que no supera 1,2 veces el área de la matriz. Básicamente son matrices con una capa de redistribución y bolas de soldadura unidas directamente. Los paquetes a escala de chip a nivel de oblea (WLCSP) van más allá: el paquete se construye al nivel de la oblea antes de cortarlo en cubitos, por lo que no existe un marco o sustrato de plomo tradicional.

Los paquetes WLCSP ofrecen el espacio más pequeño por función, pero introducen restricciones específicas:

• Las bolas de soldadura están directamente en el troquel, por lo que se debe gestionar la discrepancia del coeficiente de expansión térmica (CTE) entre el silicio y PCB. Esto generalmente requiere un núcleo PCB más grueso o el uso de materiales con bajo CTE.
• El paso de bola puede ser tan fino como 0,3 mm, lo que requiere vía en la almohadilla, microvías y vías ciegas perforadas con láser para la distribución en abanico.
• La parte posterior del troquel está expuesta, por lo que su manipulación y colocación requieren herramientas de selección y colocación cuidadosas para evitar que el troquel se agriete.

Un ejemplo práctico: un WLCSP con paso de 0,4 mm y 48 bolas puede ocupar sólo 2,5 mm × 2,5 mm. Para enrutar las 48 señales, el PCB necesita microvías en los pads y al menos dos capas de enrutamiento debajo del componente. Si, en cambio, el diseño utiliza un QFN con un paso de 0,5 mm, el paquete es más grande, pero el enrutamiento se puede realizar en una placa estándar de dos capas con vías de 0,2 mm. La elección depende de si la limitación dominante es el área del tablero o el costo de fabricación.

Paquetes de matriz de rejilla de bolas y complejidad de enrutamiento

Los paquetes de matriz de rejilla de bolas (BGA) utilizan una serie de bolas de soldadura en la superficie inferior. Ofrecen una gran cantidad de pines en un área compacta, pero el desafío de enrutamiento es significativo. No se puede acceder directamente a las filas internas de bolas desde el perímetro del paquete, por lo que PCB debe usar vías para llevar señales a las capas internas.

Estrategias de enrutamiento para BGA Fan-Out

Para un BGA con paso de 1,0 mm, se pueden colocar vías de orificio pasante estándar con un tamaño de broca de 0,2 mm entre las bolas y, a menudo, se pueden enrutar dos pistas entre vías adyacentes en las capas exteriores. Para un paso de 0,8 mm, lo típico es un rastro entre vías. Para pasos de 0,5 mm y menos, se necesita vía en la almohadilla con vías llenas y plateadas, y el apilamiento PCB debe incluir múltiples capas de microvía.

El número de capas de enrutamiento requeridas aumenta con el número de BGA bolas y el tono. Una regla aproximada: un BGA de 256 bolas con un paso de 1,0 mm a menudo se puede enrutar en 4 a 6 capas. El mismo número de bolas con un paso de 0,5 mm puede requerir de 8 a 12 capas con microvías escalonadas. Cada capa adicional agrega costo, por lo que la elección del paquete influye directamente en el recuento de capas PCB y, por lo tanto, en el precio de la placa.

Via-in-Pad y vías rellenas

Via-in-pad es una técnica en la que se coloca una vía directamente en el pad BGA. La vía debe llenarse con material conductor o no conductor y luego recubrirse para crear una superficie plana para la bola de soldadura. Esto evita que la soldadura se aleje de la bola durante el reflujo, lo que causaría huecos o uniones abiertas. El proceso de llenado vía agrega pasos a la fabricación y la elección del material de relleno afecta la conductividad térmica y la coincidencia de CTE. Para diseños de alta confiabilidad, se prefieren las vías llenas de cobre, pero son más caras que las vías llenas de epoxi. Para obtener más detalles sobre las opciones de llenado vía, consulte Cómo elegir los tipos de llenado de orificios vía adecuados para su PCB.

Empaquetado avanzado: Fan-Out y 3D-IC

El empaquetamiento a nivel de oblea en abanico (FOWLP) redistribuye las almohadillas de E/S del troquel a un área más grande usando una capa moldeada o dieléctrica, luego une bolas de soldadura. Esto permite un paquete que es sólo un poco más grande que el dado pero con un paso de bola que es más compatible con PCB que WLCSP. Los paquetes de distribución en abanico también pueden integrar múltiples troqueles uno al lado del otro o apilados, lo que reduce la cantidad de componentes separados en el PCB.

El empaque 3D-IC apila múltiples troqueles verticalmente con vías de silicio (TSV) o microbumps. Esto cambia las conexiones entre matrices del PCB al paquete, lo que puede reducir drásticamente el área de la placa. Sin embargo, los paquetes 3D-IC tienen sus propios desafíos de gestión térmica: el calor debe conducirse a través de matrices apiladas y el PCB debe proporcionar vías térmicas y planos de cobre adecuados para distribuir el calor.

Desde una perspectiva de fabricación PCB, los paquetes avanzados no necesariamente requieren tecnología de placa exótica. Un paquete de distribución en abanico con un paso de 0,4 mm todavía necesita microvías y anchos de traza finos, pero la densidad de enrutamiento es menor que un WLCSP con el mismo número de bolas porque el paquete de distribución en abanico distribuye las bolas en un área más grande. La compensación es el costo del paquete versus el costo PCB.

Cómo el tipo de paquete afecta el apilamiento y los materiales de PCB

El tipo de paquete impulsa varias decisiones de acumulación:

• Recuento de capas: los paquetes de paso fino requieren más capas de enrutamiento. Un paso de 0,4 mm BGA puede forzar un apilado de 8 capas, mientras que un paso de 0,8 mm BGA podría funcionar en 4 capas.
• Espesor dieléctrico: los dieléctricos delgados entre las capas de microvías reducen la relación de aspecto de las vías perforadas con láser, lo que mejora la confiabilidad del revestimiento. Sin embargo, los dieléctricos delgados aumentan la capacitancia entre planos, lo que puede afectar el control de la impedancia.
• Peso del cobre: El cobre estándar de 1 oz (35 µm) es común, pero los paquetes de paso fino pueden requerir media onza (18 µm) de cobre en las capas externas para lograr el ancho y el espaciado requeridos. El cobre de media onza es más frágil y requiere un manejo cuidadoso durante la fabricación y el ensamblaje.
• Acabado de superficie: ENIG (oro de inmersión de níquel no electrolítico) es común para paquetes de paso fino porque proporciona una superficie plana para bolas de soldadura y buena soldabilidad. ENEPIG agrega una capa de paladio para evitar la corrosión del níquel y se prefiere para la unión de cables o cuando se esperan múltiples ciclos de reflujo. HASL no es adecuado para paquetes de paso fino porque la superficie irregular puede provocar puentes de soldadura.

El material laminado también importa. Para señales de alta velocidad, es posible que se requieran materiales de baja pérdida como Rogers o Megtron, pero tienen diferentes CTE y características de absorción de humedad que el estándar FR-4. La interacción entre el CTE del paquete y el CTE del laminado afecta la confiabilidad de las uniones de soldadura durante el ciclo térmico. Para obtener orientación sobre la selección de materiales en diseños de RF, consulte ¿Cómo se selecciona el material RF PCB y los tipos más utilizados?.

Gestión térmica y selección de paquetes

El paquete determina cómo se mueve el calor desde el dado hasta el PCB. Los paquetes QFN y BGA con almohadillas térmicas o bolas térmicas expuestas proporcionan un camino de baja resistencia hacia la tabla. Luego, el PCB debe distribuir ese calor a través de planos de cobre y transferirlo al ambiente a través de vías, disipadores de calor o flujo de aire forzado.

Para un QFN con una almohadilla expuesta de 4 mm × 4 mm, el PCB debe tener una almohadilla térmica del mismo tamaño en la capa superior, conectada a planos de tierra internos con una serie de vías térmicas. El tamaño de la broca y el espesor del revestimiento afectan la resistencia térmica. Un conjunto de vías térmicas típico podría utilizar vías de perforación de 0,3 mm en una rejilla de 0,8 mm, rellenas con soldadura o epoxi térmicamente conductor para mejorar la transferencia de calor.

Para los paquetes BGA, las bolas térmicas generalmente están ubicadas en el centro del conjunto de bolas. El PCB debe enrutar estas bolas a planos térmicos sin bloquear el enrutamiento de la señal. Esto a menudo requiere capas térmicas dedicadas o planos divididos, lo que complica el apilamiento.

Los PCBs de cobre pesado a veces se utilizan para aplicaciones de energía donde el paquete debe disipar una cantidad significativa de calor. Sin embargo, el cobre pesado cambia el proceso de grabado y el ancho mínimo de traza que se puede lograr. Para obtener una descripción de las fallas en la etapa de diseño que ocurren con el cobre pesado, consulte Fallas comunes en el cobre pesado PCB y cómo evitarlas en la etapa de diseño.

Implicaciones de montaje e inspección

Los paquetes de paso fino superan los límites del ensamblaje SMT. El proceso de impresión de soldadura en pasta debe lograr un volumen y una alineación precisos. Para paquetes con paso de 0,4 mm, las aberturas de la plantilla son pequeñas y la pasta debe depositarse de manera consistente. Las plantillas electroformadas se utilizan a menudo porque proporcionan paredes de apertura más suaves que las plantillas cortadas con láser, lo que mejora la liberación de la pasta.

La precisión de la ubicación es otra limitación. Una máquina de recogida y colocación debe colocar un WLCSP con una precisión de ±0,05 mm o mejor. La boquilla debe manejar el troquel sin romperlo y el sistema de visión debe reconocer los bordes y las bolas del paquete. Después de la colocación, el perfil de reflujo debe ajustarse a la masa térmica del paquete y a la aleación de soldadura. La soldadura SAC305 sin plomo normalmente requiere una temperatura máxima de alrededor de 245 °C, pero los paquetes grandes con una masa térmica elevada pueden necesitar una rampa más lenta para evitar el choque térmico.

La inspección es más desafiante para paquetes con uniones de soldadura ocultas. Las uniones de soldadura BGA y QFN no se pueden inspeccionar visualmente desde arriba. Se requiere una inspección con rayos X para detectar huecos, puentes y juntas abiertas. Esto añade coste y tiempo al proceso de montaje. Para aplicaciones de alta confiabilidad, la inspección automatizada por rayos X (AXI) se puede usar en el 100% de los tableros, mientras que los proyectos de menor costo pueden usar rayos X solo en los primeros artículos o cuando se sospechan defectos.

Los pasos del proceso de ensamblaje de SMT, desde la impresión de soldadura en pasta hasta el reflujo y la inspección, se tratan en detalle en Explicado: ¿Cuáles son los pasos del proceso de ensamblaje de SMT?.

Errores comunes en la selección de paquetes para PCB miniaturizados

Los ingenieros suelen cometer los siguientes errores al seleccionar paquetes para diseños compactos:

1. Ignoring the actual footprint and land pattern tolerances: The package datasheet gives nominal dimensions, but the land pattern must account for solder mask registration, copper feature tolerance, and component placement tolerance. A land pattern that is too tight will cause solder bridging; one that is too loose will cause open joints or poor self-alignment. 2. Assuming all BGA packages route the same way: A 0.8 mm pitch BGA with peripheral balls routes differently than one with a full array. The number of depopulated balls and the location of power/ground balls affect the routing strategy. 3. Overlooking thermal and reliability implications: A small package may fit the board area, but if it cannot dissipate heat, the design will fail in the field. Similarly, a package with a large CTE mismatch to the PCB may crack solder joints after thermal cycling. 4. Choosing a package that requires exotic PCB technology without checking manufacturer capability: A 0.3 mm pitch WLCSP may require 2 mil trace width and spacing, which not all PCB manufacturers can produce reliably. Verify the manufacturer's capability before committing to the package. 5. Not accounting for rework and repair: Fine-pitch packages are difficult to rework. If the design is likely to need field repairs, a slightly larger package with accessible leads may be a better choice.

Verificación de la compatibilidad del paquete antes de la compilación

Antes de enviar un diseño a fabricación, verifique lo siguiente:

• El tamaño del paquete coincide con el patrón de terreno recomendado por el fabricante, no solo con las dimensiones nominales del paquete.
• Las capacidades de fabricación PCB cumplen con los requisitos: ancho mínimo de traza, espaciado, tamaño de perforación y relación de aspecto.
• La casa de ensamblaje puede manejar el paquete: precisión de colocación, diseño de plantilla, perfil de reflujo y capacidad de inspección.
• El acabado superficial es compatible con el paquete y el proceso de montaje.
• El apilamiento admite los requisitos de impedancia y densidad de enrutamiento.

Una revisión de DFM (diseño para capacidad de fabricación) debe incluir el registro de la máscara de soldadura, las tolerancias de las características del cobre y los requisitos de vía en la almohadilla. Muchos fabricantes de PCB ofrecen herramientas de análisis DFM gratuitas que comparan estos parámetros con las capacidades de sus procesos. Úsalos antes de enviar los archivos finales.

Qué incluir en un RFQ para paquetes de IC avanzados

Al solicitar una cotización para un PCB que utiliza paquetes de IC avanzados, proporcione la siguiente información:

• Apilamiento completo: recuento de capas, tipo de material, espesor dieléctrico, peso de cobre por capa.
• Acabado superficial y cualquier requisito especial como ENEPIG para múltiples ciclos de reflujo.
• Tipos de vía: orificio pasante, ciego, enterrado, microvía, vía en almohadilla y si las vías están llenas y chapadas.
• Tolerancias especiales: control de impedancia, registro y límites de arco/giro.
• Los tipos de paquetes exactos y sus dimensiones, incluido el paso de bola y el tamaño de la almohadilla.
• El proceso de ensamblaje esperado: perfil de reflujo, aleación de soldadura y si la placa será ensamblada por el mismo fabricante.
• Requisitos de prueba: ICT, escaneo de límites, inspección por rayos X o prueba funcional.

Proporcionar esta información por adelantado reduce el riesgo de falta de comunicación y garantiza que el fabricante pueda producir una placa que cumpla con la intención del diseño. Para obtener una comprensión más profunda de cómo se cargan el firmware y el software en las placas después del ensamblaje, consulte Cómo se instalan los programas de software y el firmware en las placas PCB.

> Practical note: When a design uses a mix of package types—for example, a WLCSP for the main processor and QFNs for peripheral circuits—the PCB fabrication tolerances are set by the finest-pitch package. The entire board must be manufactured to that standard, not just the area under the fine-pitch component. This affects cost and yield across the whole panel.

Estándares y contexto de calificación

IPC-2221 y IPC-2222 proporcionan el marco general para el diseño de PCB, incluido el espaciado de conductores, los patrones de conexión y los tamaños de orificios. IPC-6012 cubre los requisitos de calificación y rendimiento para PCB rígidos, incluidas pruebas eléctricas, mecánicas y ambientales. IPC-4101 especifica los requisitos para los materiales base utilizados en PCBs rígidos. IPC-TM-650 es la familia de métodos de prueba utilizada para verificar las propiedades de los materiales y la calidad del proceso. Estos estándares son referencias útiles al establecer reglas de diseño y criterios de aceptación, pero no reemplazan los requisitos específicos en la hoja de datos del componente ni los datos de capacidad del fabricante.

Ejemplo práctico: selección de un paquete para un dispositivo portátil

Considere un dispositivo portátil con un área PCB de 20 mm × 20 mm. El diseño necesita un microcontrolador, un acelerómetro, una radio Bluetooth y componentes pasivos. El microcontrolador está disponible en tres paquetes:

• QFN-48: 7 mm × 7 mm, paso de 0,5 mm. Requiere un PCB de 4 capas con vías estándar. El montaje es sencillo con inspección visual.
• BGA-64: 6 mm × 6 mm, paso de 0,5 mm. Requiere un PCB de 6 capas con microvías y via-in-pad. Se necesita inspección por rayos X.
• WLCSP-49: 3,5 mm × 3,5 mm, paso de 0,4 mm. Requiere un PCB de 8 capas con un ancho y espaciado de traza de 2 mil. El montaje requiere una colocación de alta precisión y una inspección por rayos X.

La opción QFN utiliza más área de placa pero mantiene bajos los costos de fabricación y ensamblaje. La opción WLCSP ahorra 12 mm² de área de placa pero agrega costos y riesgos significativos. Para un producto de consumo de gran volumen, el WLCSP puede estar justificado si el área del tablero se traduce directamente en el tamaño del producto. Para un producto industrial de bajo volumen, QFN probablemente sea la mejor opción.

La decisión también debe tener en cuenta los paquetes de acelerómetro y radio Bluetooth. Si también tienen un paso fino, el PCB debe construirse con la tolerancia más estricta en todos los componentes. Si solo el microcontrolador tiene un paso fino, el impacto en el costo está localizado pero aún afecta a todo el panel.

Omini, como socio de fabricación PCB y EMS, puede revisar su selección de paquete con respecto a sus capacidades de fabricación y ensamblaje antes de comprometerse con un diseño. La participación temprana del fabricante reduce el riesgo de descubrir una brecha de capacidad una vez finalizado el diseño.

Preguntas frecuentes

P: ¿Por qué es importante el tipo de paquete IC para la miniaturización de PCB? R: El tipo de paquete IC determina el área de huella y la complejidad del enrutamiento en PCB. Los paquetes más pequeños como BGA, CSP y WLCSP permiten más funcionalidad en menos espacio en la placa, pero requieren un paso más fino, un registro más estricto y capacidades de fabricación y ensamblaje PCB más avanzadas.

P: ¿Cuáles son los errores comunes que cometen los ingenieros al seleccionar paquetes de circuitos integrados para PCB miniaturizados? R: Los errores comunes incluyen ignorar la huella real del paquete y las tolerancias del patrón de terreno, asumir que todos los paquetes BGA tienen los mismos requisitos de enrutamiento y pasar por alto las implicaciones térmicas y de confiabilidad. Esto puede provocar congestión en el enrutamiento, problemas de integridad de la señal y defectos de ensamblaje.

P: ¿Cómo puedo verificar si mi diseño PCB es compatible con un paquete IC elegido? R: Consulte la hoja de datos del paquete para conocer las dimensiones exactas, el paso de bola/almohadilla y el patrón de terreno recomendado. Ejecute un análisis DFM que incluya el registro de la máscara de soldadura, las tolerancias de las características del cobre y los requisitos de vía en la almohadilla. Además, confirme las capacidades de su fabricante PCB para el ancho de línea, el espaciado y el tamaño de vía requeridos.

P: ¿Qué información debo incluir en un RFQ para un PCB que utiliza paquetes de circuitos integrados avanzados? R: Incluya la pila completa, el tipo de material, el peso del cobre, el acabado de la superficie, los tipos de vía (incluido el via-in-pad) y cualquier tolerancia especial. Especifique los tipos de paquetes de IC y sus dimensiones exactas. Además, proporcione el proceso de ensamblaje esperado (por ejemplo, perfil de reflujo) y cualquier requisito de prueba como ICT o escaneo de límites.

P: ¿Cómo afecta la elección del paquete el ensamblaje y la inspección de PCB? R: Los paquetes de paso fino como QFN y BGA requieren una impresión, colocación y reflujo precisos de soldadura en pasta. La inspección a menudo requiere rayos X para BGA uniones de soldadura, lo que aumenta el costo. La selección del paquete también puede afectar la necesidad de procesos de limpieza avanzados para eliminar los residuos de fundente debajo del componente.

P: ¿Cuándo debo involucrar al fabricante PCB en la selección del paquete? R: Involucrar al fabricante lo antes posible, idealmente durante la selección de componentes y la planificación del apilamiento. El fabricante puede confirmar si los anchos de vía requeridos, los tamaños de vía y los procesos de ensamblaje están dentro de sus capacidades. Esto evita ciclos de rediseño y retrasos en la programación.

> Engineering handoff note: How to Evaluate PCB Manufacturing Risk from Automotive and ADAS Trends before the release package is frozen.