Réponse directe
Les types de boîtiers IC déterminent la surface de la carte consommée par un circuit intégré et la densité des signaux qui peuvent être acheminés autour de celui-ci. Les emballages plus petits tels que BGA, CSP et WLCSP rétrécissent les empreintes mais nécessitent des tolérances de fabrication PCB plus strictes, des largeurs de trace plus fines et des processus d'assemblage avancés. Comprendre la géométrie du boîtier, le comportement thermique et les contraintes de routage dès le début de la conception évite les ré-essorages et les pertes de rendement d'assemblage.
Pourquoi la sélection du boîtier IC est un levier de miniaturisation PCB
Le package est l'interface physique entre la puce en silicium et le PCB. Il convertit le pas fin des plots de connexion de la puce en une empreinte plus grande et réalisable qui peut être soudée à la carte. Le type de boîtier contrôle directement les dimensions XY du composant, la hauteur d'espacement, le chemin thermique et les parasites électriques. Lorsque vous réduisez l'emballage, vous réduisez la zone PCB nécessaire à cette fonction, mais vous déplacez également la complexité vers la fabrication de la carte et la chaîne d'assemblage.
Pour la miniaturisation PCB, la comparaison pertinente n'est pas seulement la taille du package mais la zone totale acheminée autour du package. Un paquet avec un pas de balle fin peut être petit, mais si le PCB ne peut pas acheminer les traces entre les balles sans vias aveugles ou via-in-pad, la surface effective de la carte augmente. Par conséquent, la sélection du package doit être effectuée en même temps que la planification de l’empilement, via la stratégie et le choix de la finition de surface.
Packages traversants : la référence
Boîtiers traversants tels que les composants à montage DIP, SIP et PGA en insérant des câbles dans des trous plaqués. Ils sont mécaniquement solides et faciles à assembler ou à retravailler à la main, mais ils consomment les deux côtés de la carte : le côté composants et le côté soudure. Les trous eux-mêmes bloquent les canaux de routage sur les couches internes, ce qui constitue un grave handicap pour la miniaturisation. Pour la plupart des nouvelles conceptions, les boîtiers traversants se limitent aux connecteurs, aux condensateurs électrolytiques, aux relais et aux points de montage mécaniques à haute contrainte.
Packages de montage en surface : le cheval de bataille
Les packages de technologie de montage en surface (SMT) ont éliminé le besoin de trous traversants et ont ouvert les deux côtés de la carte pour les composants. Les types courants incluent :
- SOIC (Small Outline IC) : les ailes de mouette mènent sur deux côtés. Facile à inspecter et à retravailler. Empreinte modérée.
- QFP (Quad Flat Pack) : fils sur les quatre côtés. Nombre de broches plus élevé que SOIC. Pas fin jusqu'à 0,4 mm.
- QFN (Quad Flat No-lead) : coussinet exposé en bas pour la mise à la terre thermique et électrique. Pas de fils saillants, donc l'encombrement est plus petit que celui du QFP pour le même nombre de broches.
- PLCC (Plastic Leaded Chip Carrier) : fils en J repliés sous le corps. Rare dans les nouvelles conceptions mais toujours présent dans les systèmes existants.
Les boîtiers QFN sont particulièrement courants dans les conceptions compactes car la plage exposée fournit un chemin thermique direct vers le cuivre PCB. Cependant, l'absence de câbles signifie que l'inspection des joints de soudure est limitée au périmètre du boîtier, et que le tampon central peut piéger des vides qui dégradent les performances thermiques.
Packages à l'échelle d'une puce et packaging au niveau d'une tranche
Les packages à l'échelle d'une puce (CSP) sont définis comme des packages dont la surface ne dépasse pas 1,2 fois la surface de la puce. Il s'agit essentiellement d'une puce avec une couche de redistribution et des billes de soudure fixées directement. Les boîtiers à l'échelle d'une puce au niveau d'une plaquette (WLCSP) vont plus loin : le boîtier est construit au niveau de la plaquette avant le découpage, il n'y a donc pas de grille de connexion ou de substrat traditionnel.
Les packages WLCSP offrent le plus petit encombrement par fonction, mais ils introduisent des contraintes spécifiques :
- Les billes de soudure sont directement sur la puce, donc l'inadéquation du coefficient de dilatation thermique (CTE) entre le silicium et PCB doit être gérée. Cela nécessite généralement un noyau PCB plus épais ou l'utilisation de matériaux à faible CTE.
- Le pas de la bille peut être aussi fin que 0,3 mm, ce qui nécessite un via-in-pad, des microvias et des vias borgnes percés au laser pour la sortie.
- L'arrière de la matrice est exposé, la manipulation et le placement nécessitent donc un outillage de sélection et de placement minutieux pour éviter les fissures de la matrice.
Un exemple pratique : un WLCSP avec un pas de 0,4 mm et 48 billes peut occuper seulement 2,5 mm × 2,5 mm. Pour acheminer les 48 signaux, le PCB a besoin de microvias dans les pads et d'au moins deux couches de routage sous le composant. Si la conception utilise à la place un QFN avec un pas de 0,5 mm, le boîtier est plus grand, mais le routage peut être effectué sur une carte standard à deux couches avec des vias de 0,2 mm. Le choix dépend de la question de savoir si la surface de la carte ou le coût de fabrication constitue la contrainte dominante.
Packages Ball Grid Array et complexité du routage
Les packages de réseau de billes (BGA) utilisent un réseau de billes de soudure sur la surface inférieure. Ils offrent un nombre élevé de broches dans une zone compacte, mais le défi de routage est important. Les rangées intérieures de boules ne sont pas directement accessibles depuis le périmètre du paquet, donc le PCB doit utiliser des vias pour amener les signaux aux couches intérieures.
Stratégies de routage pour BGA Fan-Out
Pour un BGA avec un pas de 1,0 mm, des vias traversants standard avec une taille de foret de 0,2 mm peuvent être placés entre les billes, et deux traces peuvent souvent être acheminées entre des vias adjacents sur les couches externes. Pour un pas de 0,8 mm, une trace entre les vias est typique. Pour un pas de 0,5 mm et moins, un via-in-pad avec des vias remplis et plaqués devient nécessaire, et l'empilement PCB doit inclure plusieurs couches de microvias.
Le nombre de couches de routage requises varie en fonction du nombre de balles BGA et du pas. Une règle approximative : un BGA de 256 billes au pas de 1,0 mm peut souvent être acheminé sur 4 à 6 couches. Le même nombre de billes au pas de 0,5 mm peut nécessiter 8 à 12 couches avec des microvias décalés. Chaque couche supplémentaire ajoute un coût, de sorte que le choix du package influence directement le nombre de couches PCB et donc le prix de la carte.
Via-in-Pad et vias remplis
Via-in-pad est une technique où un via est placé directement dans le pad BGA. Le via doit être rempli d'un matériau conducteur ou non conducteur, puis recouvert pour créer une surface plane pour la bille de soudure. Cela empêche la soudure de s'éloigner de la bille pendant la refusion, ce qui provoquerait des vides ou des joints ouverts. Le processus de remplissage des vias ajoute des étapes à la fabrication et le choix du matériau de remplissage affecte la conductivité thermique et l'adaptation du CTE. Pour les conceptions à haute fiabilité, les vias remplis de cuivre sont préférés, mais ils sont plus chers que les vias remplis d'époxy. Pour plus de détails sur les options de remplissage de via, voir Comment choisir les types de remplissage de trou via appropriés pour votre PCB.
Packaging avancé : Fan-Out et 3D-IC
Le conditionnement au niveau des tranches (FOWLP) redistribue les plots d'E/S de la puce sur une zone plus grande à l'aide d'une couche moulée ou diélectrique, puis fixe des billes de soudure. Cela permet d'obtenir un boîtier légèrement plus grand que la matrice, mais avec un pas de balle plus convivial que celui du WLCSP. Les packages de distribution peuvent également intégrer plusieurs matrices côte à côte ou empilées, réduisant ainsi le nombre de composants séparés sur le PCB.
L'emballage 3D-IC empile plusieurs puces verticalement avec des vias traversants en silicium (TSV) ou des microbosses. Cela déplace les connexions entre les matrices du PCB vers le boîtier, ce qui peut réduire considérablement la surface de la carte. Cependant, les boîtiers 3D-IC ont leurs propres défis en matière de gestion thermique : la chaleur doit être conduite à travers des matrices empilées et le PCB doit fournir des vias thermiques et des plans de cuivre adéquats pour diffuser la chaleur.
Du point de vue de la fabrication PCB, les packages avancés ne nécessitent pas nécessairement une technologie de carte exotique. Un boîtier de sortance avec un pas de 0,4 mm nécessite toujours des microvias et des largeurs de trace fines, mais la densité de routage est inférieure à celle d'un WLCSP avec le même nombre de billes, car le boîtier de sortance répartit les billes sur une plus grande surface. Le compromis est le coût du package par rapport au coût PCB.
Comment le type de package affecte PCB l'empilement et les matériaux
Le type de package détermine plusieurs décisions de stackup :
- Nombre de couches : les packages à pas fin nécessitent plus de couches de routage. Un pas de 0,4 mm BGA peut forcer un empilement de 8 couches alors qu'un pas de 0,8 mm BGA pourrait fonctionner sur 4 couches.
- Épaisseur diélectrique : les diélectriques minces entre les couches de microvias réduisent le rapport hauteur/largeur des vias percés au laser, ce qui améliore la fiabilité du placage. Cependant, les diélectriques minces augmentent la capacité entre les plans, ce qui peut affecter le contrôle de l'impédance.
- Poids du cuivre : Le cuivre standard de 1 oz (35 µm) est courant, mais les emballages à pas fin peuvent nécessiter une demi-once (18 µm) de cuivre sur les couches externes pour obtenir la largeur et l'espacement de trace requis. Une demi-once de cuivre est plus fragile et nécessite une manipulation minutieuse lors de la fabrication et de l'assemblage.
- Finition de surface : ENIG (or par immersion chimique au nickel) est courant pour les boîtiers à pas fin car il offre une surface plane pour les billes de soudure et une bonne soudabilité. ENEPIG ajoute une couche de palladium pour empêcher la corrosion du nickel et est préféré pour le collage de fils ou lorsque plusieurs cycles de refusion sont attendus. HASL ne convient pas aux boîtiers à pas fin car la surface inégale peut provoquer des ponts de soudure.
Le matériau stratifié compte également. Pour les signaux à grande vitesse, des matériaux à faible perte comme Rogers ou Megtron peuvent être nécessaires, mais ils ont des caractéristiques CTE et d'absorption d'humidité différentes de celles de la norme FR-4. L'interaction entre le CTE du boîtier et le CTE du stratifié affecte la fiabilité des joints de soudure pendant le cycle thermique. Pour obtenir des conseils sur la sélection des matériaux dans les conceptions RF, voir Comment sélectionner le matériau RF PCB et les types les plus couramment utilisés ?.
Gestion thermique et sélection des packages
Le package détermine la manière dont la chaleur se déplace de la puce vers le PCB. Les packages QFN et BGA avec coussinets thermiques ou boules thermiques exposés offrent un chemin à faible résistance vers la carte. Le PCB doit ensuite diffuser cette chaleur à travers des plans de cuivre et la transférer à l'environnement ambiant via des vias, des dissipateurs thermiques ou un flux d'air forcé.
Pour un QFN avec un plot exposé de 4 mm × 4 mm, le PCB doit avoir un coussin thermique de la même taille sur la couche supérieure, connecté à des plans de masse internes avec un ensemble de vias thermiques. La taille du foret et l’épaisseur du placage affectent la résistance thermique. Un réseau de vias thermiques typique peut utiliser des vias de forage de 0,3 mm sur une grille de 0,8 mm, remplis de soudure ou d'époxy thermiquement conducteur pour améliorer le transfert de chaleur.
Pour les packages BGA, les boules thermiques sont généralement situées au centre du réseau de boules. Le PCB doit acheminer ces billes vers les plans thermiques sans bloquer le routage du signal. Cela nécessite souvent des couches thermiques dédiées ou des plans divisés, ce qui complique l'empilement.
Les PCB en cuivre lourd sont parfois utilisés pour les applications d'alimentation où le boîtier doit dissiper une chaleur importante. Cependant, le cuivre lourd modifie le processus de gravure et la largeur de trace minimale pouvant être obtenue. Pour une discussion sur les défaillances au stade de la conception qui se produisent avec le cuivre lourd, voir Défaillances courantes dans le cuivre lourd PCB et comment les éviter au cours de la phase de conception.
Implications en matière d'assemblage et d'inspection
Les packages à pas fin repoussent les limites de l'assemblage SMT. Le processus d’impression de la pâte à souder doit permettre d’obtenir un volume et un alignement précis. Pour les emballages au pas de 0,4 mm, les ouvertures du pochoir sont petites et la pâte doit être déposée de manière cohérente. Les pochoirs électroformés sont souvent utilisés car ils offrent des parois d'ouverture plus lisses que les pochoirs découpés au laser, ce qui améliore le démoulage de la pâte.
La précision du placement est une autre contrainte. Une machine de transfert doit placer un WLCSP avec une précision de ±0,05 mm ou mieux. La buse doit manipuler la matrice sans la fissurer et le système de vision doit reconnaître les bords et les billes de l'emballage. Après la mise en place, le profil de refusion doit être adapté à la masse thermique du boîtier et à l'alliage de soudure. La soudure SAC305 sans plomb nécessite généralement une température maximale d'environ 245 °C, mais les gros emballages avec une masse thermique élevée peuvent nécessiter une rampe plus lente pour éviter un choc thermique.
L'inspection est plus difficile pour les packages comportant des joints de soudure cachés. Les joints de soudure BGA et QFN ne peuvent pas être inspectés visuellement par le haut. Une inspection aux rayons X est nécessaire pour détecter les vides, les pontages et les joints ouverts. Cela ajoute du coût et du temps au processus d'assemblage. Pour les applications à haute fiabilité, l'inspection automatisée aux rayons X (AXI) peut être utilisée sur 100 % des cartes, tandis que les projets à moindre coût peuvent utiliser les rayons X uniquement sur les premiers articles ou lorsque des défauts sont suspectés.
Les étapes du processus d'assemblage SMT, de l'impression de la pâte à souder à la refusion et à l'inspection, sont couvertes en détail dans Explication : quelles sont les étapes du processus d'assemblage SMT ?.
Erreurs courantes dans la sélection des packages pour les PCB miniaturisés
Les ingénieurs commettent souvent les erreurs suivantes lors de la sélection de packages pour des conceptions compactes :
1. Ignoring the actual footprint and land pattern tolerances: The package datasheet gives nominal dimensions, but the land pattern must account for solder mask registration, copper feature tolerance, and component placement tolerance. A land pattern that is too tight will cause solder bridging; one that is too loose will cause open joints or poor self-alignment. 2. Assuming all BGA packages route the same way: A 0.8 mm pitch BGA with peripheral balls routes differently than one with a full array. The number of depopulated balls and the location of power/ground balls affect the routing strategy. 3. Overlooking thermal and reliability implications: A small package may fit the board area, but if it cannot dissipate heat, the design will fail in the field. Similarly, a package with a large CTE mismatch to the PCB may crack solder joints after thermal cycling. 4. Choosing a package that requires exotic PCB technology without checking manufacturer capability: A 0.3 mm pitch WLCSP may require 2 mil trace width and spacing, which not all PCB manufacturers can produce reliably. Verify the manufacturer's capability before committing to the package. 5. Not accounting for rework and repair: Fine-pitch packages are difficult to rework. If the design is likely to need field repairs, a slightly larger package with accessible leads may be a better choice.
Vérification de la compatibilité du package avant la construction
Avant d'envoyer une conception à la fabrication, vérifiez les points suivants :
- L'empreinte au sol du colis correspond au modèle de terrain recommandé par le fabricant, et pas seulement aux dimensions nominales du colis.
- Les capacités de fabrication PCB répondent aux exigences : largeur de trace minimale, espacement, taille de foret et rapport hauteur/largeur.
- L'atelier d'assemblage peut gérer l'emballage : précision du placement, conception du pochoir, profil de refusion et capacité d'inspection.
- La finition de surface est compatible avec l'emballage et le processus d'assemblage.
- Le stackup prend en charge les exigences de densité de routage et d’impédance.
Un examen DFM (conception pour la fabricabilité) doit inclure l'enregistrement du masque de soudure, les tolérances des caractéristiques du cuivre et les exigences en matière de via-in-pad. De nombreux fabricants PCB proposent des outils d'analyse DFM gratuits qui vérifient ces paramètres par rapport aux capacités de leur processus. Utilisez-les avant de soumettre les fichiers finaux.
Que faut-il inclure dans un RFQ pour les packages IC avancés
Lorsque vous demandez un devis pour un PCB qui utilise des packages IC avancés, fournissez les informations suivantes :
- Empilement complet : nombre de couches, type de matériau, épaisseur diélectrique, poids de cuivre par couche.
- Finition de surface et toutes exigences particulières telles que ENEPIG pour plusieurs cycles de refusion.
- Types de vias : traversants, borgnes, enterrés, microvia, via-in-pad et si les vias sont remplis et plaqués.
- Tolérances spéciales : contrôle d'impédance, enregistrement et limites d'arc/torsion.
- Les types exacts de colis et leurs empreintes, y compris le pas de balle et la taille du coussin.
- Le processus d'assemblage attendu : profil de refusion, alliage de soudure et si la carte sera assemblée par le même fabricant.
- Exigences de test : ICT, analyse des limites, inspection aux rayons X ou test fonctionnel.
La fourniture de ces informations dès le départ réduit le risque de mauvaise communication et garantit que le fabricant peut produire une carte qui répond à l'intention de conception. Pour une compréhension plus approfondie de la façon dont les micrologiciels et les logiciels sont chargés sur les cartes après l'assemblage, voir Comment les programmes logiciels et les micrologiciels sont installés sur les cartes PCB.
> Practical note: When a design uses a mix of package types—for example, a WLCSP for the main processor and QFNs for peripheral circuits—the PCB fabrication tolerances are set by the finest-pitch package. The entire board must be manufactured to that standard, not just the area under the fine-pitch component. This affects cost and yield across the whole panel.
Normes et contexte de qualification
IPC-2221 et IPC-2222 fournissent le cadre général pour la conception PCB, y compris l'espacement des conducteurs, les configurations de terrain et la taille des trous. IPC-6012 couvre les exigences de qualification et de performance des PCB rigides, y compris les tests électriques, mécaniques et environnementaux. IPC-4101 spécifie les exigences relatives aux matériaux de base utilisés dans les PCB rigides. IPC-TM-650 est la famille de méthodes de test utilisée pour vérifier les propriétés des matériaux et la qualité des processus. Ces normes constituent des références utiles lors de la définition des règles de conception et des critères d'acceptation, mais elles ne remplacent pas les exigences spécifiques de la fiche technique du composant ou les données de capacité du fabricant.
Exemple pratique : sélection d'un package pour un appareil portable
Considérez un appareil portable avec une zone PCB de 20 mm × 20 mm. La conception nécessite un microcontrôleur, un accéléromètre, une radio Bluetooth et des composants passifs. Le microcontrôleur est disponible en trois packages :
- QFN-48 : 7 mm × 7 mm, pas de 0,5 mm. Nécessite un PCB à 4 couches avec des vias standard. L’assemblage est simple avec une inspection visuelle.
- BGA-64 : 6 mm × 6 mm, pas de 0,5 mm. Nécessite un PCB à 6 couches avec microvias et via-in-pad. Une inspection aux rayons X est nécessaire.
- WLCSP-49 : 3,5 mm × 3,5 mm, pas de 0,4 mm. Nécessite un PCB à 8 couches avec une largeur de trace et un espacement de 2 mil. L'assemblage nécessite un placement de haute précision et une inspection aux rayons X.
L'option QFN utilise plus de surface de carte mais maintient les coûts de fabrication et d'assemblage à un faible niveau. L'option WLCSP permet d'économiser 12 mm² de surface de carte mais ajoute des coûts et des risques importants. Pour un produit de consommation à volume élevé, le WLCSP peut être justifié si la surface du panneau se traduit directement par la taille du produit. Pour un produit industriel à faible volume, le QFN est probablement le meilleur choix.
La décision devrait également tenir compte des packages accéléromètre et radio Bluetooth. Si ceux-ci sont également à pas fin, le PCB doit être construit selon la tolérance la plus stricte sur tous les composants. Si seul le microcontrôleur est à pas fin, l'impact sur les coûts est localisé mais affecte toujours l'ensemble du panneau.
Omini, en tant que partenaire de fabrication PCB et EMS, peut examiner votre sélection de package par rapport à ses capacités de fabrication et d'assemblage avant de vous engager dans une mise en page. L'implication précoce du fabricant réduit le risque de découvrir une lacune en termes de capacités une fois la conception finalisée.
FAQ
Q : Pourquoi le type de boîtier IC est-il important pour la miniaturisation de PCB ? R : Le type de boîtier IC détermine la zone d'empreinte et la complexité du routage sur PCB. Des packages plus petits comme BGA, CSP et WLCSP permettent plus de fonctionnalités dans moins d'espace sur la carte, mais ils nécessitent un pas plus fin, un enregistrement plus serré et des capacités de fabrication et d'assemblage PCB plus avancées.
Q : Quelles sont les erreurs courantes commises par les ingénieurs lors de la sélection de boîtiers IC pour les PCB miniaturisés ? R : Les erreurs courantes incluent l'ignorance de l'empreinte réelle du boîtier et des tolérances de configuration du sol, en supposant que tous les boîtiers BGA ont les mêmes exigences de routage et en négligeant les implications thermiques et de fiabilité. Cela peut entraîner une congestion du routage, des problèmes d’intégrité du signal et des défauts d’assemblage.
Q : Comment puis-je vérifier si ma conception PCB est compatible avec un boîtier IC choisi ? R : Consultez la fiche technique du boîtier pour connaître les dimensions exactes, le pas de la bille/du patin et le modèle de terrain recommandé. Exécutez une analyse DFM qui inclut l'enregistrement du masque de soudure, les tolérances des caractéristiques du cuivre et les exigences en matière de via-in-pad. Confirmez également les capacités de votre fabricant PCB concernant la largeur de ligne, l'espacement et la taille des vias requis.
Q : Quelles informations dois-je inclure dans un RFQ pour un PCB qui utilise des packages IC avancés ? R : Inclure l'empilement complet, le type de matériau, le poids du cuivre, la finition de surface, les types de via (y compris via-in-pad) et toutes les tolérances spéciales. Spécifiez les types de packages IC et leurs empreintes exactes. Fournissez également le processus d'assemblage attendu (par exemple, profil de redistribution) et toutes les exigences de test telles que ICT ou l'analyse des limites.
Q : Comment le choix du package affecte-t-il l'assemblage et l'inspection de PCB ? R : Les packages à pas fin comme QFN et BGA nécessitent une impression, un placement et une refusion précis de la pâte à souder. L'inspection nécessite souvent une radiographie pour les joints de soudure BGA, ce qui augmente les coûts. Le choix du package peut également affecter la nécessité de processus de nettoyage avancés pour éliminer les résidus de flux sous le composant.
Q : Quand dois-je impliquer le fabricant PCB dans la sélection du package ? R : Impliquer le fabricant le plus tôt possible, idéalement pendant la sélection des composants et la planification de l'empilement. Le fabricant peut confirmer si les largeurs de trace, les tailles et les processus d'assemblage requis sont dans les limites de ses capacités. Cela évite les cycles de refonte et les retards de planification.
> Engineering handoff note: How to Evaluate PCB Manufacturing Risk from Automotive and ADAS Trends before the release package is frozen.