Réponse directe
Un PCB à 4 couches améliore l'intégrité du signal et réduit les interférences électromagnétiques en ajoutant des plans d'alimentation et de masse dédiés, mais son succès dépend de la symétrie de l'empilement, du contrôle d'impédance et des règles de conception tenant compte de la fabrication. Vous devez spécifier clairement l'ordre des couches, les matériaux diélectriques, les poids du cuivre et les tolérances de fabrication. Prendre ces bonnes décisions évite les déformations, les inadéquations d'impédance et les défauts d'assemblage tout en gardant les coûts de fabrication prévisibles.
---
Pourquoi le stackup est la première décision, pas une réflexion après coup
Le stackup définit chaque propriété électrique et mécanique de votre carte. Sur une conception à 4 couches, vous n'ajoutez pas seulement deux couches de cuivre supplémentaires : vous créez un environnement électromagnétique contrôlé. L'arrangement le plus courant est Signal-Ground-Power-Signal, où le plan de masse est adjacent à la couche de signal supérieure et le plan d'alimentation est adjacent à la couche de signal inférieure. Cette configuration fournit un chemin de retour continu pour les signaux à grande vitesse sur la couche supérieure et un réseau de distribution d'énergie à faible inductance.
La symétrie empêche la déformation
La déformation de la carte est l'une des raisons les plus fréquentes pour lesquelles un PCB à 4 couches échoue dans la fabrication ou provoque des défauts de refusion. Lors du laminage, le préimprégné et les matériaux de base se dilatent et se contractent à des rythmes différents. Si votre empilement est asymétrique (par exemple, les poids du cuivre diffèrent entre les couches ou les épaisseurs diélectriques sont inégales), la carte se courbera ou se tordra après la stratification et à nouveau pendant la refusion SMT.
Un empilement symétrique signifie que la distribution du cuivre et l'épaisseur diélectrique sont équilibrées autour de la ligne centrale de la carte. Pour un empilement SIG-GND-PWR-SIG standard, les deux couches de signal externes doivent avoir le même poids de cuivre et les deux couches planes internes doivent également correspondre. L'épaisseur du noyau et celle du préimprégné doivent être choisies de manière à ce que la structure globale soit équilibrée. Si vous devez vous écarter de la symétrie, discutez-en avec votre fabricant avant de finaliser la conception.
Sélection du noyau et du préimprégné
Le noyau est le matériau de base rigide, généralement FR-4, et le préimprégné est la couche de liaison qui relie le noyau et les feuilles de cuivre lors du laminage. Pour un panneau à 4 couches, la construction typique est une âme unique avec un préimprégné des deux côtés, ou deux âmes liées par un préimprégné au milieu. L'épaisseur totale se situe généralement entre 0,8 mm et 1,6 mm, en fonction de vos contraintes mécaniques.
La constante diélectrique (Dk) du matériau affecte directement l'impédance. La norme FR-4 a un Dk compris entre 4,2 et 4,6, mais la valeur exacte varie selon le fabricant et la teneur en résine. Si vous avez besoin d'une impédance contrôlée, spécifiez la qualité du matériau et demandez à votre fabricant la valeur Dk qu'il utilisera dans ses calculs d'impédance. IPC-4101 définit les fiches techniques pour les matériaux stratifiés et préimprégnés, donc le référencer dans vos notes de fabrication permet de garantir que le fabricant sélectionne une qualité appropriée.
---
Impédance contrôlée : que spécifier et comment
Les signaux à grande vitesse sur un PCB à 4 couches nécessitent une impédance contrôlée pour éviter les réflexions, les sonneries et la diaphonie. Les deux cibles les plus courantes sont le 50 ohms asymétrique et le différentiel 90 à 100 ohms. L'impédance est déterminée par la largeur de la trace, l'épaisseur de la trace, l'épaisseur diélectrique et la constante diélectrique. Étant donné que vous ne pouvez pas contrôler la constante diélectrique une fois l'empilement corrigé, vos principales variables sont la largeur et l'espacement des traces.
Comment le fabricant calcule l'impédance
Lorsque vous spécifiez une impédance cible, le fabricant exécute un calcul de solveur de champ basé sur votre empilement et le Dk du matériau. Ils ajustent ensuite la largeur et l'espacement des traces pour atteindre la cible dans une tolérance, généralement ± 10 %. Cela signifie que vos règles de conception doivent tenir compte des largeurs de trace recommandées par le fabricant, qui peuvent différer de vos estimations initiales.
Par exemple, une microruban de 50 ohms sur la couche externe avec une épaisseur diélectrique de 0,1 mm et 1 once de cuivre peut nécessiter une largeur de trace d'environ 0,18 mm. Mais si l'épaisseur du diélectrique passe à 0,15 mm, la largeur de trace doit augmenter pour maintenir 50 ohms. Si votre densité de routage ne peut pas accueillir de traces plus larges, vous devez soit ajuster l'empilement, soit accepter une cible d'impédance différente.
Coupons et tests d'impédance
La plupart des fabricants incluent des coupons d'impédance sur le bord du panneau pour vérifier que l'impédance fabriquée répond aux spécifications. Ces coupons sont des structures de test qui reproduisent les traces réelles sur votre carte. Après fabrication, ils sont mesurés à l'aide de la réflectométrie dans le domaine temporel (TDR) selon les méthodes de test IPC-TM-650. Vous devez demander des tests d'impédance dans vos notes de fabrication, surtout si vous disposez d'interfaces haut débit comme USB, PCIe ou Ethernet.
> Practical note: Do not assume the fabricator will automatically test impedance. You must explicitly request it and specify the target values and tolerances. If your design has multiple impedance requirements, list them all in the fabrication drawing—missing one can lead to a board that works for one interface but fails on another.
---
Règles de conception pour la fabricabilité
Un PCB à 4 couches qui réussit la simulation électrique mais échoue à l'examen DFM vous coûtera du temps et de l'argent. La clé est de concevoir dès le départ en fonction des capacités de votre fabricant. Bien que chaque fabricant ait des limites légèrement différentes, les règles suivantes représentent des exigences de base communes.
Largeur et espacement des traces
La largeur et l'espacement minimum des traces sont déterminés par le poids du cuivre et le processus de gravure. Pour le cuivre standard de 1 once, une largeur de trace minimale de 0,1 mm (4 mil) est courante, mais 0,125 mm (5 mil) est plus sûre pour un rendement plus élevé. Si vous avez besoin de traces plus fines, vous devrez peut-être opter pour un poids de cuivre plus fin, comme 0,5 oz, qui grave plus précisément mais augmente la résistance et le coût.
Les règles d'espacement sont tout aussi importantes. Les traces adjacentes doivent maintenir un jeu minimum pour empêcher les courts-circuits de graver une contre-dépouille ou un désalignement du masque de soudure. Pour les conceptions haute tension, l'espacement doit également satisfaire aux exigences de ligne de fuite et de dégagement conformément à IPC-2221. N'encombrez pas les traces simplement parce que vous disposez d'une couche de plan interne : la densité n'est pas le seul objectif.
Anneau annulaire et placement via
L'anneau annulaire est la pastille de cuivre entourant un via percé. Si l'anneau est trop petit, le foret peut se détacher du tampon, provoquant une défaillance de la connexion. Un anneau annulaire minimum de 0,15 mm (6 mil) est typique, mais 0,2 mm (8 mil) est recommandé pour une plus grande fiabilité. Ceci est particulièrement important pour les vias qui se connectent aux plans internes, où un mauvais repérage entre les couches peut réduire la taille effective de l'anneau.
Le placement via est également important pour l'assemblage. Ne placez pas de vias à moins de 0,5 mm d'un plot de montage en surface, sauf si vous utilisez un via-in-pad avec des vias remplis et bouchés. Les vias non remplis à proximité des plots peuvent évacuer la soudure du joint pendant la refusion, provoquant des joints de soudure froids ou des filets de soudure insuffisants.
Solder Mask and Silkscreen
L'expansion du masque de soudure doit être d'au moins 0,05 mm (2 mil) plus grande que la pastille de chaque côté. Cela empêche le masque de soudure de chevaucher le bord du tampon, ce qui pourrait provoquer des perles de soudure ou ne pas mouiller correctement. Pour les composants à pas fin comme les QFP ou les BGA, envisagez un barrage de masque de soudure entre les pastilles pour éviter les pontages de soudure.
La sérigraphie doit être éloignée des pads et des vias. Si le texte sérigraphié chevauche un tampon, il peut interférer avec l'impression de la pâte à souder et le placement des composants. La plupart des fabricants suppriment automatiquement la sérigraphie des tampons, mais il est préférable de la concevoir correctement dès le départ.
---
Sélection de la finition de surface : faire correspondre la finition à l'application
La finition de surface protège le cuivre exposé et fournit une surface soudable pour l'assemblage. Le choix affecte la soudabilité, la durée de conservation et la fiabilité. Même si le coût est un facteur, il ne devrait pas être le seul à prendre en compte.
Finitions courantes et leurs compromis
| Finish | Solderability | Shelf Life | Best Use Case | Coût |
|---|---|---|---|---|
| HASL (lead-free) | Good | 12 months | General purpose, through-hole | Low |
| ENIG | Excellent | 12+ months | Fine-pitch, multiple reflow cycles | Medium |
| OSP | Good | 6 months | High-volume SMT, short storage | Low |
| Immersion Silver | Excellent | 12 months | High-frequency, wire bonding | Medium |
| ENEPIG | Excellent | 12+ months | Mixed assembly, gold wire bonding | High |
HASL est le plus économique mais produit des surfaces inégales qui peuvent causer des problèmes avec les composants à pas fin et les BGA. ENIG offre une surface plane et une excellente soudabilité, ce qui en fait le choix préféré pour les assemblages complexes. OSP est rentable mais a une durée de conservation plus courte et nécessite une manipulation prudente. Si votre carte doit subir plusieurs cycles de refusion ou doit survivre à un stockage prolongé, ENIG ou ENEPIG est le choix le plus sûr.
Finition de surface et processus d'assemblage
La finition de surface interagit directement avec le processus d'assemblage SMT. Par exemple, OSP nécessite un environnement de refusion d'azote pour maintenir la soudabilité, contrairement à ENIG. Si votre assembleur n'a pas de capacité de refusion d'azote, OSP n'est peut-être pas le meilleur choix même si le coût est attractif. Discutez de la finition avec votre partenaire d'assemblage avant de finaliser le BOM et l'ordre de fabrication. Les étapes du processus d'assemblage SMT (impression de la pâte à souder, placement des composants et refusion) dépendent toutes du comportement prévisible de la finition de surface.
---
Erreurs courantes dans la conception PCB à 4 couches
Même les ingénieurs expérimentés commettent des erreurs prévisibles lorsqu'ils passent d'une conception à 2 couches à une conception à 4 couches. Reconnaître ces erreurs dès le début permet d'économiser un cycle de fabrication.
Empilement asymétrique et déséquilibre du cuivre
L'erreur la plus courante consiste à concevoir un empilement dans lequel le poids du cuivre ou l'épaisseur du diélectrique ne sont pas équilibrés. Par exemple, l'utilisation de 1 once de cuivre sur les couches externes et de 0,5 once sur les plans intérieurs crée une contrainte interne qui déforme la planche. Vérifiez toujours que votre stackup est symétrique autour de la ligne médiane.
Ignorer les divisions de plans et les chemins de retour
Lorsque vous divisez un plan de masse ou d'alimentation pour s'adapter à différents domaines de tension, vous interrompez le chemin de retour des signaux à grande vitesse. Si un signal traverse un plan divisé, le courant de retour doit trouver un autre chemin, ce qui augmente la surface de boucle et les EMI. Si vous devez diviser un plan, acheminez les traces du signal de manière à ce qu'elles ne traversent pas la division, ou ajoutez des condensateurs d'assemblage à travers la division pour fournir un chemin de retour.
Vias surpeuplés et vias aveugles/enterrés
Une carte à 4 couches ne nécessite pas de vias aveugles ou enterrés dans la plupart des cas. Les vias traversants sont moins chers et plus fiables. Si vous envisagez des vias borgnes ou enterrés pour la densité de routage, évaluez si un empilement à 6 couches serait plus rentable. Pour de nombreuses conceptions, le coût d'une carte à 6 couches avec des vias plus simples est comparable à celui d'une carte à 4 couches avec des structures de vias complexes. Si vous avez besoin de types via avancés, consultez les HDI PCB directives de conception pour comprendre les étapes de processus supplémentaires et les coûts impliqués.
Oublier le soulagement thermique sur les connexions planes
Lorsqu'une broche de composant traversante se connecte à un plan interne, le plan en cuivre massif agit comme un dissipateur thermique. Lors du brasage, la chaleur est évacuée du joint, ce qui entraîne un mauvais mouillage de la soudure. Utilisez des rayons à décharge thermique sur les connexions planes pour limiter le flux de chaleur. La plupart des outils EDA disposent d'un paramètre de soulagement thermique pour les vias et les tampons traversants : assurez-vous qu'il est activé.
---
Ce qu'il faut inclure dans votre documentation de fabrication et d'assemblage
Une documentation complète évite les DFM surprises et réduit les échanges avec votre fabricant. Les éléments suivants doivent figurer dans chaque RFQ pour un PCB à 4 couches.
Fabrication Drawing Contents
Votre dessin de fabrication doit inclure l'empilement des couches avec les types de matériaux, les épaisseurs diélectriques, les poids en cuivre et l'épaisseur finale de la carte. Spécifiez la finition de surface, la couleur du masque de soudure, la couleur de la sérigraphie et toutes les exigences d'impédance. Incluez les tailles minimales de trace/espace, d'anneau annulaire et de via que vous avez conçues et notez toutes les tolérances particulières.
Gerber et fichiers d'exploration
Fournissez tous les fichiers Gerber, y compris les couches de cuivre, le masque de soudure, la sérigraphie et le contour. Le fichier de perçage doit inclure les dimensions des vias et des trous, et le dessin du perçage doit indiquer quels trous sont plaqués et lesquels ne le sont pas. Si vous utilisez un format de fichier différent, tel que ODB++ ou IPC-2581, confirmez que votre fabricant l'accepte.
Documentation sur l'assemblage
Pour le côté PCBA, incluez le BOM avec les numéros de pièce du fabricant, les indicatifs de référence et toute autre approbation de pièce. Fournissez un fichier centroïde pour le placement des composants et un fichier de sélection et de placement si disponible. Si vous avez des exigences particulières en matière d'assemblage, telles que des profils de refusion ou des critères d'inspection spécifiques, documentez-les clairement. Comprendre les SMT étapes du processus d'assemblage vous aide à rédiger des notes d'assemblage réalistes qui correspondent aux capacités de votre assembleur.
---
Quand passer à une conception à 6 couches ou HDI
Un PCB à 4 couches n'est pas toujours la bonne réponse. Si votre densité de routage nécessite des vias aveugles ou enterrés, ou si vous avez besoin de plus de deux couches de signaux, une carte à 6 couches peut être plus rentable. Le guide d'empilement à 6 couches explique comment des couches planes supplémentaires améliorent l'intégrité du signal et la flexibilité du routage. De même, si votre conception comporte des BGA à pas très fin ou des interconnexions haute densité, la technologie HDI peut être nécessaire.
La décision doit être basée sur le coût total, pas seulement sur le prix de la planche. Une carte à 4 couches avec des structures de vias complexes peut coûter plus cher qu'une carte à 6 couches avec des vias traversants standards. Évaluez les compromis avant de vous engager dans un stackup.
---
Liste de contrôle d'examen pratique avant de soumettre
Avant d'envoyer votre conception en fabrication, parcourez cette liste de contrôle :
- Symétrie de l'empilement : Vérifiez que les poids en cuivre et les épaisseurs diélectriques sont équilibrés autour de la ligne centrale.
- Exigences en matière d'impédance : Répertoriez toutes les impédances et tolérances cibles dans les notes de fabrication.
- Trace et espace : Vérifiez que vos minimums respectent les capacités du fabricant.
- Anneau annulaire : Vérifiez que tous les vias sont dotés d'un anneau annulaire adapté à la taille du foret.
- Décharge thermique : Assurez-vous que les connexions planes comportent des rayons de décharge thermique.
- Finition de surface : Adaptez la finition à votre processus d'assemblage et à vos besoins en matière de durée de conservation.
- Documentation : Inclut les fichiers complets de dessins Gerber, de perçage et de fabrication.
Si vous n'êtes pas sûr de l'un de ces articles, contactez votre fabricant avant de passer la commande. Une conversation rapide peut éviter une relance coûteuse. L'équipe d'ingénierie d'Omini peut examiner vos règles d'empilement et de conception avant la fabrication, vous aidant ainsi à éviter les pièges courants et à garantir que votre PCB à 4 couches est réalisable du premier coup.
---
FAQ
Pourquoi la symétrie d'empilement est-elle si importante pour un PCB à 4 couches ?
La symétrie de l'empilement empêche la déformation de la carte. Pendant le laminage et la refusion, le panneau est chauffé et refroidi, provoquant la dilatation et la contraction des matériaux. Si les couches de cuivre et de diélectrique ne sont pas équilibrées autour du centre, la carte se courbera ou se tordra. Le gauchissement provoque des défauts d'assemblage tels que des ponts de soudure et un mauvais alignement des composants, et peut faire échouer les exigences de planéité de la carte.
Où les ingénieurs commettent-ils généralement des erreurs en matière de contrôle d'impédance ?
L'erreur la plus courante consiste à spécifier l'impédance sans fournir les paramètres d'empilement ou de matériau. Le fabricant doit connaître la constante diélectrique et l'épaisseur pour calculer les largeurs de trace. Une autre erreur consiste à concevoir des largeurs de trace qui ne correspondent pas aux valeurs recommandées par le fabricant, ce qui oblige à modifier la conception une fois que l'empilement est déjà corrigé.
Comment puis-je vérifier ma conception PCB à 4 couches avant de l'envoyer en fabrication ?
Exécutez une vérification DFM dans votre outil EDA pour vérifier la trace/l'espace, l'anneau annulaire et les jeux de via. Vérifiez la symétrie de l'empilement et confirmez que vos exigences d'impédance sont réalisables avec les matériaux choisis. Si possible, partagez vos fichiers de conception avec votre fabricant pour un examen de pré-production avant de passer la commande.
Quelles informations doivent contenir le RFQ pour un PCB à 4 couches ?
Incluez l'empilement complet avec les types et épaisseurs de matériaux, les poids en cuivre, la finition de surface, les exigences d'impédance et toutes les tolérances spéciales. Fournissez des fichiers Gerber, des fichiers de perçage et un dessin de fabrication avec des notes. Spécifiez la quantité et toutes les exigences de test telles que les coupons d'impédance ou les tests de sonde volante.
Une conception PCB à 4 couches est-elle toujours meilleure qu'une conception à 2 couches ?
Pas toujours. Une carte à 4 couches est meilleure en termes d'intégrité du signal, d'interférences électromagnétiques et de densité de routage, mais elle coûte plus cher et nécessite une conception plus soignée. Pour les conceptions simples à faible vitesse, une carte à 2 couches peut suffire. Pour les conceptions de complexité moyenne dotées d'interfaces à haut débit, la carte à 4 couches constitue généralement le bon choix. Si vous avez besoin de circuits flexibles, le processus de fabrication flexible PCB implique des considérations entièrement différentes en matière de matériaux et d'empilement.
> Engineering handoff note: Key Components of a PCB: Layers, Traces, and Pads Explained before the release package is frozen.
> Engineering handoff note: LED PCB Design: Essential Techniques for Efficient Lighting Solutions before the release package is frozen.
> Engineering handoff note: Low-Cost PCB Manufacturing: Maximising Value Without Sacrificing Quality before the release package is frozen.