So bewerten Sie das Risiko der Hochgeschwindigkeitssignalintegrität PCB vor der Herstellung

Direkte Antwort

Bewerten Sie das Risiko der Hochgeschwindigkeitssignalintegrität PCB vor der Fertigung, indem Sie den Aufbau, die Materialeigenschaften, die Via-Übergänge und die Design-for-Manufacturing-Regeln (DFM) anhand Ihrer Zielimpedanz, Ihres Verlustbudgets und Ihrer Anstiegszeit überprüfen. Eine strukturierte Checkliste vor der Fertigung erkennt Reflexions-, Übersprech- und Schräglaufprobleme, während das Design noch bearbeitet werden kann, und verhindert so kostspielige Nachbearbeitungen und Ausfälle vor Ort.

---

Warum die Überprüfung der Signalintegrität vor der Fertigung wichtig ist

Signalintegritätsfehler sind nach der Herstellung kostspielig zu beheben. Eine Platine, die die elektrischen Tests in der Simulation besteht, aber in der Produktion versagt, lässt sich oft auf Annahmen zurückführen, die während der Layoutphase getroffen wurden – Annahmen über Materialtoleranzen, Kupferrauheit oder Durchgangsverhalten, das der Hersteller ohne Ihr Zutun nicht kompensieren kann.

Die Vorfertigungsprüfung ist Ihre letzte Chance, die Entwurfsabsicht mit der Fertigungsrealität in Einklang zu bringen. In dieser Phase können Sie noch den Aufbau anpassen, Materialien ändern, Impedanzkontrollanforderungen hinzufügen oder Via-Strukturen ändern. Sobald Gerbers und Bohrdateien veröffentlicht werden, bedeuten Änderungen neue Werkzeuge, neue Vorlaufzeiten und neue Kosten.

Die Überprüfung sollte sich auf fünf Bereiche konzentrieren: Stapeldesign, Materialauswahl, Via-Übergänge, DFM-Konformität und Testanforderungen. Jeder Bereich weist bestimmte Signalintegritätsrisiken auf, die vor Beginn der Fertigung messbar und umsetzbar sind.

---

Stackup-Design: Die Grundlage der Impedanzkontrolle

Der Aufbau bestimmt die charakteristische Impedanz jeder Leiterbahn auf der Platine. Wenn der Aufbau falsch ist, können die daraus resultierenden Reflexionen und Signalverschlechterungen auch durch noch so große Routing-Disziplin behoben werden.

Dielektrikumsdicke und -abstand

Bei einer Mikrostreifenleiterbahn hängt die charakteristische Impedanz von der Leiterbahnbreite, der Kupferdicke und dem Abstand zur darunter liegenden Referenzebene ab. Bei Streifenleitungen kommt es auf den Abstand zu beiden Referenzebenen an. Ein häufiger Fehler besteht darin, ohne Überprüfung davon auszugehen, dass die Standard-Prepreg-Dicke des Herstellers die Zielimpedanz ergibt.

Fordern Sie den Impedanzrechner des Herstellers an oder stellen Sie Ihren eigenen Aufbau mit expliziten Werten für die dielektrische Dicke bereit. Geben Sie den Zielimpedanzbereich an (z. B. 50 Ω ± 10 % für Single-Ended, 100 Ω ± 10 % für Differential) und verlangen Sie vom Hersteller, dass er bestätigt, dass er diesen Bereich mit den verfügbaren Materialien erreichen kann.

Kupfergewicht und seine Auswirkung auf die Impedanz

Das Kupfergewicht beeinflusst die Impedanz auf zwei Arten: Dickeres Kupfer verringert die effektive Leiterbahnbreite für eine gegebene Ätzkompensation und es verändert die Dielektrikumsdicke nach der Laminierung. Eine Kupferleiterbahn von 1 oz (35 µm) verhält sich bei gleicher Nennbreite anders als eine 2 oz (70 µm)-Leiterbahn.

Standardisieren Sie für Hochgeschwindigkeitssignale 1 Unze oder leichteres Kupfer, es sei denn, die Anforderungen an die Stromführung erfordern mehr. Wenn Sie schwereres Kupfer für die Stromversorgungsebenen benötigen, belassen Sie die Signalschichten auf leichterem Kupfer und trennen Sie die Leistungs- und Signalstapelzonen.

Kontinuität der Referenzebene

Jede Hochgeschwindigkeitssignalspur benötigt eine kontinuierliche Referenzebene direkt daneben. Lücken in der Referenzebene – verursacht durch geteilte Ebenen, Gräben oder Löcher mit übermäßigem Spielraum – zwingen den Rückstrom zur Umleitung, wodurch Induktivität und Strahlung entstehen.

Überprüfen Sie den Stapel, um sicherzustellen, dass jede Signalebene eine ununterbrochene Referenzebene hat. Wenn Sie eine Ebene für verschiedene Spannungsbereiche aufteilen müssen, leiten Sie Hochgeschwindigkeitssignale über den massiven Teil und verwenden Sie Verbindungskondensatoren in der Nähe der Aufteilung, um einen Rückweg bereitzustellen.

---

Materialauswahl: Verlustfaktor und Dielektrizitätskonstante

Materialeigenschaften dominieren den Hochfrequenzverlust. Standard FR-4 hat einen Verlustfaktor von etwa 0,020 bei 1 GHz, was für Leiterbahnen, die länger als ein paar Zoll sind, bei Datenraten über 1 Gbit/s von Bedeutung ist. Für höhere Geschwindigkeiten benötigen Sie verlustarme Laminate.

Verlustfaktor und Datenrate

Der Verlustfaktor bestimmt, wie viel Energie das Dielektrikum bei der Signalausbreitung absorbiert. Bei 10 Gbit/s kann eine 10-Zoll-Leitung auf dem Standard-FR-4 6–8 dB verlieren, was möglicherweise die Entzerrungsfähigkeit Ihres Empfängers übersteigt. Verlustarme Materialien wie Megtron 6, Rogers 4000-Serie oder Isola I-Speed ​​haben Verlusttangenten im Bereich von 0,002–0,010, wodurch der Verlust um das Drei- bis Fünffache reduziert wird.

Passen Sie das Material an Ihre Datenrate und Spurlänge an. Für kurze Spuren (< 3 Zoll) bei moderaten Geschwindigkeiten (< 5 Gbit/s) ist FR-4 normalerweise ausreichend. Geben Sie für lange Leiterbahnen oder hohe Datenraten ein verlustarmes Laminat an und vergewissern Sie sich, dass der Hersteller es auf Lager hat.

Dielektrizitätskonstantentoleranz

Die Dielektrizitätskonstante (Dk) bestimmt die Ausbreitungsgeschwindigkeit und zusammen mit der Leiterbahngeometrie die charakteristische Impedanz. FR-4 hat einen Dk-Wert, der je nach Harzgehalt und Häufigkeit zwischen 4,2 und 4,8 variiert. Diese Variation verschiebt die Impedanz und das Timing der Signale.

Geben Sie bei knappen Zeitbudgets ein Laminat mit einer kontrollierten Dk-Toleranz an. Viele Hochgeschwindigkeitslaminate bieten eine Dk-Toleranz von ±0,05 oder besser, verglichen mit ±0,2 für Standard-FR-4. Der Hersteller sollte den Dk-Wert angeben, den er für die Impedanzberechnungen verwendet, und Sie sollten überprüfen, ob dieser mit Ihren Simulationsannahmen übereinstimmt.

Kupferrauheit und Hauteffekt

Bei hohen Frequenzen konzentriert sich der Strom auf der Oberfläche der Kupferleiterbahn. Raue Kupferoberflächen erhöhen den effektiven Widerstand und verursachen Verluste, die mit der Frequenz skalieren. Standardmäßig elektrolytisch abgeschiedenes (ED) Kupfer weist eine Rauheit von 2–5 µm RMS auf, die oberhalb von 10 GHz signifikant wird.

Geben Sie für Hochgeschwindigkeitsdesigns Low-Profile- oder gerolltes Kupfer an. Der Hersteller kann auch eine glattere Folie auf den Außenschichten verwenden, wo Mikrostreifenleiterbahnen verlaufen. Dies ist eine Materialauswahlentscheidung, die vor der Herstellung getroffen werden muss, nicht danach.

---

Über Übergänge: Stubs, Anti-Pads und Return Paths

Vias sind die häufigste Ursache für Probleme mit der Signalintegrität in Hochgeschwindigkeitsdesigns. Ein Via-Übergang führt zu einer Diskontinuität in der Übertragungsleitung – einer Impedanzänderung, die Reflexionen verursacht, und einer Stichleitung, die bei bestimmten Frequenzen mitschwingt.

Via Stub-Länge

Ein Via-Stub ist der ungenutzte Teil des Via-Gehäuses unterhalb der Signalschicht. Bei Frequenzen, bei denen die Stichleitungslänge eine Viertelwellenlänge beträgt, fungiert die Stichleitung als Stichleitung mit offenem Schaltkreis und erzeugt eine Kerbe im Einfügedämpfungsverhalten. Bei einem 10-Gbit/s-Signal kann eine Stichleitung mit einer Länge von mehr als etwa 100 Mil (2,5 mm) zu erheblichen Verlusten bei der Grundfrequenz führen.

Zu den Optionen zur Reduzierung von Via-Stubs zählen das Hinterbohren (Entfernen des ungenutzten Zylinders), die Verwendung von Blind- oder Buried-Vias oder das Routing auf Schichten, die die Stub-Länge minimieren. Das Hinterbohren verursacht zusätzliche Kosten und erfordert vom Hersteller entsprechende Fähigkeiten. Blinde und vergrabene Vias erhöhen die Anzahl der Schichten und erhöhen die Komplexität der Herstellung.

Anti-Pad-Design

Das Anti-Pad ist das Durchgangsloch in der Referenzebene um die Durchkontaktierungshülse herum. Sein Durchmesser bestimmt die Impedanz des Via-Übergangs. Ein zu kleines Anti-Pad führt zu einer übermäßigen Kapazität; zu groß führt zu einer übermäßigen Induktivität.

Für einen 50-Ω-Via-Übergang muss der Anti-Pad-Durchmesser typischerweise das 2,5- bis 3,5-fache des Via-Bohrdurchmessers betragen, abhängig von der Dielektrikumsdicke und der Via-Pad-Größe. Verwenden Sie einen 3D-Feldlöser oder den Impedanzrechner des Herstellers, um die Anti-Pad-Größe für Ihren spezifischen Aufbau zu überprüfen.

Über den Rückweg

Der Rückstrom muss von einer Referenzebene zur anderen wechseln, wenn das Signal die Schicht wechselt. Wenn an die Durchkontaktierung kein Rückweg-Via angrenzt, nimmt der Rückstrom einen längeren Weg, was zu Induktivität und Gleichtaktrauschen führt.

Platzieren Sie innerhalb von 100 Mil (2,5 mm) von jedem Signal-Via, das die Referenzebenen ändert, ein Erdungsloch. Platzieren Sie bei Differenzpaaren die Erdungsdurchführung symmetrisch zwischen den beiden Signaldurchführungen. Dies ist eine Layoutregel, die vor der Fertigung überprüft werden muss, da das nachträgliche Hinzufügen von Durchkontaktierungen nicht möglich ist.

---

DFM Regeln: Leiterbahnbreite, Abstand und Abstand

Design-for-Manufacturing-Regeln wirken sich direkt auf die Signalintegrität aus. Die vom Hersteller vorgegebenen Mindestleiterbahnbreiten und -abstände bestimmen, welche Impedanzwerte erreichbar sind, und die Abstandsregeln wirken sich auf Übersprechen und Ebenenintegrität aus.

Erreichbarkeit von Leiterbahnbreite und Impedanz

Die minimale Leiterbahnbreite des Herstellers legt eine Untergrenze für die Impedanz fest, die Sie für eine bestimmte Dielektrikumsdicke erreichen können. Für einen 50-Ω-Mikrostreifen mit einer dielektrischen Dicke von 4 mil muss die Leiterbahnbreite etwa 8 mil betragen. Wenn der vom Hersteller angegebene Mindestwert 4 mil beträgt, haben Sie Spielraum für Anpassungen. Wenn der Mindestwert 6 mil beträgt, müssen Sie die Dielektrikumsdicke erhöhen oder eine niedrigere Impedanz akzeptieren.

Überprüfen Sie die Fähigkeitstabelle des Herstellers, bevor Sie den Aufbau abschließen. Fragen Sie nach der Mindestleiterbahnbreite, dem Mindestabstand und dem Impedanzbereich, den sie garantieren können. Wenn Ihre Zielimpedanz außerhalb ihrer Kapazität liegt, passen Sie den Aufbau oder das Ziel an.

Abstand und Übersprechen

Übersprechen zwischen benachbarten Leiterbahnen hängt vom Abstand relativ zur Dielektrikumsdicke ab. Die 3W-Regel – der Abstand zwischen den Leiterbahnen beträgt mindestens das Dreifache der Leiterbahnbreite – ist eine grobe Richtlinie, der tatsächliche Bedarf hängt jedoch von der Kopplungslänge und der Signalanstiegszeit ab.

Bei Hochgeschwindigkeits-Differenzialpaaren wird der Abstand innerhalb des Paares durch das Differenzimpedanzziel festgelegt. Der Abstand zwischen Paaren sollte mindestens das Zweifache des Paarabstands betragen, um Übersprechen zu begrenzen. Überprüfen Sie das Layout, um sicherzustellen, dass diese Abstandsregeln eingehalten werden, und stellen Sie sicher, dass der Hersteller die erforderlichen Toleranzen einhalten kann.

Abstand und Flugzeugintegrität

Abstandsregeln für Durchkontaktierungen und Durchgangslochkomponenten wirken sich auf die Integrität der Referenzebene aus. Große Durchgangslöcher in der Masseebene erzeugen Lücken, die die Rückstrompfade unterbrechen. Wenn eine Durchkontaktierung durch eine Ebene verlaufen muss, entsteht durch das Durchgangsloch ein ringförmiger Spalt, der ein Problem darstellen kann, wenn sich die Durchkontaktierung in der Nähe einer Hochgeschwindigkeitsleiterbahn befindet.

Koordinieren Sie die Abstandswerte mit dem Hersteller. Die Mindestanforderung an den Ring legt die Größe des Via-Pads fest, die sich wiederum auf die Größe des Durchgangslochs auswirkt. Ein größeres Pad ermöglicht einen kleineren Abstand für eine bestimmte Bohrergröße, wodurch mehr flaches Kupfer erhalten bleibt.

---

Testanforderungen: Impedanzgutscheine und -berichte

Die einzige Möglichkeit zu überprüfen, ob die gefertigte Platine Ihren Anforderungen an die Signalintegrität entspricht, besteht darin, sie zu testen. Mithilfe von Impedanztestcoupons auf der Produktionsplatte kann der Hersteller die charakteristische Impedanz repräsentativer Leiterbahnen messen.

Coupon-Design und -Platzierung

Der Coupon sollte die Aufbau- und Leiterbahngeometrie des tatsächlichen Designs nachbilden. Es sollte Spuren für jedes Impedanzziel enthalten (z. B. 50 Ω Single-Ended, 100 Ω Differential) und auf dem Produktionspanel in einem Bereich platziert werden, der die gleiche Verarbeitung wie das Produkt erfährt.

Geben Sie den Coupon-Standort und die Anzahl der Coupons pro Panel an. Eine gängige Praxis ist ein Coupon pro Plattenkante. Bei der Produktion großer Stückzahlen möchten Sie jedoch möglicherweise Coupons an mehreren Stellen, um Prozessschwankungen über die gesamte Platte hinweg zu erfassen.

Testmethode und Akzeptanzkriterien

Der Hersteller verwendet normalerweise die Zeitbereichsreflektometrie (TDR), um die Impedanz der Couponspuren zu messen. Die Akzeptanzkriterien sollten Ihrer Designtoleranz entsprechen. Wenn Sie 50 Ω ± 10 % angegeben haben, muss die gemessene Impedanz zwischen 45 und 55 Ω liegen.

Bitten Sie den Hersteller, der Lieferung den Impedanztestbericht beizulegen. Der Bericht sollte die gemessene Impedanz für jede Coupon-Spur, die Testmethode und die Kalibrierungsdaten enthalten. Überprüfen Sie den Bericht, bevor Sie die Boards annehmen.

Zusätzliche Tests für Hochgeschwindigkeitssignale

Bei Designs mit sehr hoher Geschwindigkeit reicht die Impedanzprüfung möglicherweise nicht aus. Möglicherweise müssen Sie zusätzliche Tests wie Einfügungsdämpfungsmessung, Rückflussdämpfungsmessung oder Augendiagrammtests auf einem repräsentativen Kanal angeben. Diese Tests erfordern spezielle Geräte und verursachen zusätzliche Kosten, ermöglichen jedoch eine direkte Überprüfung der Signalintegritätsleistung.

Besprechen Sie die Testanforderungen mit dem Hersteller während der RFQ-Phase. Nicht alle Hersteller sind in der Lage, Hochfrequenzmessungen durchzuführen, und diejenigen, die dies tun, verfügen möglicherweise über unterschiedliche Testfrequenzen und -methoden.

---

Praktisches Beispiel: Eine Überprüfung des 10-Gbit/s-SerDes-Kanals

Betrachten Sie ein Design mit einem 10-Gbit/s-SerDes-Kanal, der 8 Zoll (200 mm) von einem Anschluss zu einem ASIC verläuft. Die Zielimpedanz beträgt 100 Ω Differenz und das Verlustbudget beträgt 10 dB bei 5 GHz.

Stackup-Rezension

Der anfängliche Aufbau verwendet Standard FR-4 mit 4 mil Prepreg zwischen der Signalschicht und der Masseebene. Das Differentialpaar ist mit einer Leiterbahnbreite von 5 mil und einem Abstand von 8 mil geroutet. Der Impedanzrechner des Herstellers zeigt, dass dadurch eine Differenzimpedanz von 100 Ω entsteht, aber der Verlustfaktor von 0,020 ergibt einen geschätzten Verlust von 8 dB über 8 Zoll bei 5 GHz – innerhalb des Budgets, aber ohne Spielraum.

Der Wechsel zu einem verlustarmen Laminat mit einem Verlustfaktor von 0,008 reduziert den geschätzten Verlust auf 3 dB, was einen Spielraum von 7 dB bietet. Der Hersteller bestätigt, dass er das Material vorrätig hat und es mit der gleichen Stapelung verarbeiten kann.

Über Übergangsüberprüfung

Der SerDes-Kanal wechselt die Schichten einmal, indem er ein Durchgangsloch verwendet. Die Via-Stub-Länge beträgt 40 Mil (1 mm), was für 10 Gbit/s akzeptabel ist. Der Anti-Pad-Durchmesser beträgt 28 mil für einen 12 mil-Bohrer, was laut Rechner des Herstellers eine Differenz von 100 Ω über den Übergang erzeugt. Eine Erdungsdurchkontaktierung wird 50 mil vom Signaldurchkontaktierungspaar entfernt platziert, um den Rückweg bereitzustellen.

DFM-Rezension

Die minimale Leiterbahnbreite des Herstellers beträgt 4 mil, sodass die 5 mil-Leiterbahnen innerhalb der Möglichkeiten liegen. Der Mindestabstand beträgt 4 mil, daher sind ein Paarabstand von 8 mil und ein Paar-zu-Paar-Abstand von 15 mil akzeptabel. Die Ringanforderung beträgt 3 mil, sodass die 12 mil-Durchkontaktierung mit einem 18 mil-Pad die Anforderung erfüllt.

Testanforderungen

Der RFQ gibt einen Impedanzcoupon pro Panel an, mit Leiterbahnen für 100 Ω Differential und 50 Ω Single-Ended. Die Akzeptanzkriterien sind 100 Ω ± 10 % und 50 Ω ± 10 %. Der Hersteller stellt mit jeder Lieferung einen TDR-Testbericht zur Verfügung.

Diese Überprüfung erfasst das Materialproblem vor der Herstellung und verhindert so die Entwicklung einer Platine, die nur geringfügige Leistungseinbußen aufweisen würde. Die Via- und DFM-Prüfungen bestätigen, dass das Design herstellbar ist, und die Testanforderungen stellen sicher, dass die gefertigten Platinen die Impedanzziele erfüllen.

---

Häufige Fehler und wie man sie vermeidet

Vorausgesetzt, der Standard FR-4 ist ausreichend

Standard FR-4 funktioniert für viele Designs, aber nicht für alle. Wenn Ihre Datenrate über 5 Gbit/s liegt oder Ihre Leiterbahnen länger als ein paar Zentimeter sind, überprüfen Sie das Verlustbudget anhand der tatsächlichen Materialeigenschaften. Das Standardmaterial des Herstellers weist möglicherweise einen anderen Verlustfaktor auf als im Datenblatt angegeben.

Kupferrauheit wird ignoriert

Die Rauheit von Kupfer verursacht Verluste, die in einer einfachen Verlustfaktorberechnung nicht erfasst werden. Wenn Ihr Entwurf verlustempfindlich ist, spezifizieren Sie Low-Profile-Kupfer und prüfen Sie, ob der Hersteller dies bereitstellen kann. Der Unterschied kann über eine lange Spur 1–2 dB betragen.

Der Impedanzrechner des Herstellers wird nicht überprüft

Hersteller verwenden unterschiedliche Impedanzrechner mit unterschiedlichen Annahmen über Materialeigenschaften und Ätzfaktoren. Wenn Sie Ihren eigenen Rechner verwenden und der Hersteller seinen, können die Ergebnisse abweichen. Teilen Sie dem Hersteller Ihren Aufbau und Ihre Zielimpedanz mit und bitten Sie ihn, die berechneten Werte zu bestätigen.

Den Rückweg für Vias vergessen

Ein Signal-Via ohne nahe gelegenes Erdungs-Via erzeugt eine große Schleifenfläche und erhöht die Induktivität. Dies ist ein häufiger Fehler bei dichten Designs, bei denen es kaum Erdungskontakte gibt. Überprüfen Sie jedes Signal-Via, das die Referenzebenen ändert, und stellen Sie sicher, dass ein Erdungs-Via innerhalb von 100 mil liegt.

Testanforderungen werden nicht angegeben

Wenn Sie keine Impedanztestcoupons und Akzeptanzkriterien angeben, testet der Hersteller möglicherweise überhaupt nicht. Die Platinen funktionieren möglicherweise noch, aber Sie haben keine Bestätigung, dass die Impedanz Ihrem Ziel entspricht. Geben Sie Testanforderungen immer im RFQ an.

---

Wann der Hersteller einzubeziehen ist

Beziehen Sie den Hersteller frühzeitig in den Entwurfsprozess ein, nicht erst, nachdem das Layout fertig ist. Ein guter Hersteller kann Stackup-Empfehlungen, Ergebnisse der Impedanzberechnung und DFM Feedback bereitstellen, das Zeit und Geld spart.

Wenden Sie sich mindestens an den Hersteller, wenn Sie einen vorläufigen Aufbau und eine Zielimpedanz haben. Bitten Sie sie, zu bestätigen, dass der Aufbau herstellbar ist, die Impedanzziele erreichbar sind und die Materialien verfügbar sind. Dieses Gespräch sollte stattfinden, bevor Sie das Layout fertigstellen.

Ziehen Sie bei komplexen Designs eine Designprüfung mit dem Hersteller in Betracht. Viele Hersteller bieten diesen Service an und er kann Probleme aufdecken, die bei Ihrer internen Überprüfung übersehen werden. Die Kosten für eine Designüberprüfung sind im Vergleich zu den Kosten für eine erneute Überprüfung gering.

---

Checkliste für die Überprüfung der Signalintegrität vor der Fertigung

Verwenden Sie diese Checkliste, bevor Sie Gerbers für die Fertigung freigeben:

Arbeiten Sie jeden Punkt durch und dokumentieren Sie die Ergebnisse. Wenn Sie unsicher sind, wenden Sie sich zur Klärung an den Hersteller, bevor Sie den Entwurf freigeben.

---

Verwandte Überlegungen für fortgeschrittene Designs

Bei Designs mit sehr hohen Datenraten oder dichtem Routing kommen zusätzliche Faktoren ins Spiel. Die Prinzipien in diesem Artikel gelten für die meisten Hochgeschwindigkeitsdesigns, fortgeschrittene Designs erfordern jedoch möglicherweise eine komplexere Analyse.

Hinweise zur Bewertung der Risiken der fortgeschrittenen PCB-Technologie, einschließlich der Materialauswahl für höhere Frequenzen und engere Toleranzen, finden Sie in unserem Artikel zum Thema So bewerten Sie das Risiko der fortgeschrittenen PCB-Technologie durch Hochgeschwindigkeits-PCB und Integritätstrends. Dies deckt die Kompromisse zwischen verschiedenen Laminatfamilien und die Auswirkungen von Prozessvariationen auf die Signalintegrität ab.

Wenn Ihr Design Microvias oder HDI-Strukturen verwendet, wird die Via-Übergangsanalyse komplexer. Microvias haben unterschiedliche Stub-Eigenschaften und erfordern unterschiedliche Anti-Pad-Designs. Unser Leitfaden zum Thema „Bewertung des HDI Microvia-Aspektverhältnisrisikos vor der PCB-Herstellung] (/pcb-manufacturing/how-to-evaluate-hdi-microvia-aspect-ratio-risk-before-pcb-fabrication) erläutert die spezifischen Risiken und Verifizierungsmethoden für diese Strukturen.

Für ein tieferes Verständnis, wie sich Stackup-Auswahl auf die Signalintegrität auswirkt, bietet der Artikel über PCB Stack-Up und Signalintegrität für Hochgeschwindigkeitsplatinen einen detaillierten Vergleich verschiedener Stackup-Konfigurationen und deren Auswirkungen auf Impedanz, Verlust und Übersprechen.

Wenn das Design zur Montage übergeht, können auch Probleme mit der Signalintegrität durch die Platzierung und das Löten der Komponenten entstehen. Der Artikel über So bewerten Sie das SMT-Montagerisiko anhand von PCB-Herstellungs- und Beschaffungstrends behandelt die montageseitigen Risiken, die mit Ihrem Signalintegritätsdesign interagieren.

Bei Designs, die fortschrittliche Verpackung oder thermische Verarbeitung nutzen, wird die Wechselwirkung zwischen thermischer Belastung und Signalintegrität relevant. In unserem Leitfaden zur Bewertung des SMT-Montagerisikos durch FOPLP und thermische Verarbeitungstrends (/pcba-assembly/how-to-evaluate-smt-assembly-risk-from-foplp-and-thermal-processing) wird erläutert, wie sich thermische Profile auf Materialeigenschaften und Via-Zuverlässigkeit auswirken.

---

Zusammenarbeit mit einem Fertigungspartner

Ein zuverlässiger Fertigungspartner kann das Risiko der Signalintegrität erheblich reduzieren. Wenn Sie einen Hersteller bewerten, fragen Sie ihn nach seiner Erfahrung mit Hochgeschwindigkeitskonstruktionen, seinen Möglichkeiten zur Impedanzprüfung und seinem Materialbestand. Ein Hersteller, der die von Ihnen benötigten verlustarmen Materialien auf Lager hat und über die Testausrüstung zur Überprüfung der Impedanz verfügt, ist ein wertvoller Partner.

Bei Omini arbeiten wir mit Herstellern zusammen, die auf die Hochgeschwindigkeitsproduktion PCB spezialisiert sind. Wir unterstützen unsere Kunden bei der Steuerung des Stackup-Designs, der Materialauswahl und des Testanforderungsprozesses. Unsere Aufgabe besteht darin, die Lücke zwischen der Designabsicht und der Fertigungsrealität zu schließen und sicherzustellen, dass die Platinen, die Sie erhalten, Ihren Anforderungen an die Signalintegrität entsprechen.

Die Überprüfung vor der Fertigung ist nicht nur eine Formalität – sie ist ein entscheidender Schritt im Designprozess. Indem Sie die Checkliste befolgen und den Hersteller frühzeitig einbeziehen, können Sie Probleme mit der Signalintegrität erkennen, bevor sie zu kostspieligen Problemen werden. Der Zeitaufwand für die Überprüfung ist im Vergleich zu den Kosten einer erneuten Prüfung oder eines Ausfalls vor Ort gering.