Direkte Antwort
Wählen Sie für die meisten digitalen Designs einen symmetrischen Mehrschichtaufbau mit 1,6 mm Gesamtdicke, 1 Unze Kupfer auf den Außenschichten, 0,5 Unzen auf den Innenschichten und Standard FR-4 (Dielektrizitätskonstante ~4,2). Ändern Sie diese Standardeinstellung nur, wenn eine kontrollierte Impedanz, eine höhere Schichtanzahl, Hochstrompfade oder verlustarme HF-Anforderungen unterschiedliche Materialien oder dielektrische Abstände erfordern. Überprüfen Sie Ihren Stackup anhand der verfügbaren Kern- und Prepreg-Kombinationen des Herstellers, bevor Sie Gerbers veröffentlichen, um kostspielige DFM-Revisionen zu vermeiden.
Der Standardstapel und seine Randbedingungen
Ein 4-lagiger Aufbau mit einer Gesamtdicke von 1,6 mm bleibt der praktischste Ausgangspunkt für die meisten digitalen PCB Designs. Die Standardkonfiguration platziert die Signalführung auf den äußeren Schichten (oben und unten) und reserviert die beiden inneren Schichten für Strom- und Erdungsebenen. Diese Anordnung bietet Ihnen einen soliden Rückweg für Hochgeschwindigkeitssignale, reduziert EMI und sorgt dafür, dass die Herstellungskosten vorhersehbar bleiben.
Das standardmäßige Kupfergewicht ist wichtig. Äußere Schichten mit einer Dicke von 1 oz (35 µm) sind für das Löten von Standardkomponenten und typische Anforderungen an den Spurenstrom geeignet. Innenschichten mit einer Dicke von 0,5 oz (17,5 µm) reduzieren die Materialkosten und reichen in den meisten Designs für Strom- und Masseebenen aus. Wenn Ihr Design mehr als 2 A über eine Leiterbahn leitet, sollten Sie erwägen, das Kupfergewicht auf der entsprechenden Schicht zu erhöhen, anstatt die Leiterbahn übermäßig zu verbreitern.
Die Randbedingungen für diesen Standardstapel sind unkompliziert. Die Gesamtdicke von 1,6 mm entspricht den Standardspezifikationen für Steckverbinder und Gehäuse. Die Dielektrizitätskonstante von FR-4 bei etwa 4,2 unterstützt typische Single-Ended- und Differenzimpedanzziele, wenn der dielektrische Abstand kontrolliert wird. Wenn Ihr Design eine Impedanztoleranz von weniger als ±10 % erfordert oder wenn Ihre Signalanstiegszeiten unter 1 ns liegen, sollten Sie prüfen, ob der Standardaufbau Ihre Anforderungen an die Signalintegrität noch erfüllt.
Kern und Prepreg: Wie der Stackup tatsächlich aufgebaut ist
Ein mehrschichtiges PCB besteht aus abwechselnd starrem Kernmaterial und Prepreg-Schichten (vorimprägnierte Glasfaser und Harz). Der Kern ist ein vollständig ausgehärtetes Laminat mit bereits beidseitig verklebter Kupferfolie. Prepreg ist teilweise ausgehärtet und fungiert als Klebeschicht, die die Kerne während der Laminierung miteinander verbindet. Das Verständnis dieser Unterscheidung ist wichtig, da sie bestimmt, welche dielektrischen Dicken tatsächlich erreichbar sind.
Die Kerndicke wird vom Laminathersteller festgelegt. Die Dicke des Prepregs variiert jedoch je nach Harzgehalt und dem beim Laminieren ausgeübten Druck. Dies bedeutet, dass der endgültige dielektrische Abstand zwischen den Schichten kein kontinuierlicher Wertebereich ist, sondern ein diskreter Satz, der durch die verfügbaren Kern- und Prepreg-Kombinationen bestimmt wird. Wenn Sie eine Zielimpedanz angeben, wählt Ihr Hersteller die nächstgelegene verfügbare Kombination aus, die Ihren Anforderungen entspricht.
Für einen standardmäßigen 4-lagigen 1,6-mm-Aufbau verwendet eine typische Konstruktion einen 1,1-mm-Kern (mit 0,5 Unzen Kupfer auf beiden Seiten) und zwei Prepreg-Schichten von jeweils etwa 0,2 mm an den Außenseiten. Bei der Berechnung der Gesamtdicke müssen das Kupfergewicht, die Kerndicke, die Prepreg-Dicke und die Lötmaske berücksichtigt werden. Wenn Sie eine Gesamtdicke angeben, die nicht mit der verfügbaren Materialkombination übereinstimmt, passt der Hersteller entweder den Prepreg-Stapel an oder meldet die Diskrepanz während der DFM-Überprüfung.
Der dielektrische Abstand zwischen der Signalschicht und der angrenzenden Referenzebene ist die kritischste Dimension für die Impedanzsteuerung. Für eine 50-Ω-Single-Ended-Leiterbahn auf einer Außenschicht ergibt eine Dielektrikumsdicke von etwa 0,2 mm mit 1 Unze Kupfer und Standard FR-4 eine Leiterbahnbreite von etwa 0,35 mm. Bei Streifenleiterbahnen innerhalb der Schicht muss der Abstand zu beiden Referenzebenen symmetrisch sein, um eine konsistente Impedanz aufrechtzuerhalten.
Materialauswahl: Wenn FR-4 nicht ausreicht
Der Standard FR-4 eignet sich für digitale Designs mit moderaten Signalgeschwindigkeiten und günstigen Umgebungsbedingungen. Wenn Ihr Design jedoch auf HF, serielle Hochgeschwindigkeitsverbindungen oder Umgebungen mit hohen Temperaturen umsteigt, wird die Materialwahl eher zu einer Zuverlässigkeitsentscheidung als zu einer Kostenentscheidung. Die drei wichtigsten Materialeigenschaften sind Dielektrizitätskonstante (Dk), Verlustfaktor oder Verlustfaktor (Df) und Glasübergangstemperatur (Tg).
Bei digitalen Hochgeschwindigkeitssignalen über 5 Gbit/s führt der Verlustfaktor des Standard-FR-4 von etwa 0,020 zu einer übermäßigen Signaldämpfung über längere Leiterbahnen. Verlustarme Laminate wie Isola-Materialien bieten Verlustfaktoren im Bereich von 0,005 bis 0,010 und reduzieren so die Einfügungsdämpfung deutlich. Wenn Sie 10-Gbit/s-Ethernet, PCIe Gen 4 oder serielle Verbindungen mit höherer Geschwindigkeit entwerfen, legen Sie von Anfang an ein verlustarmes Material fest, anstatt die Einschränkung während der Signalintegritätssimulation zu entdecken. Einen ausführlicheren Vergleich der Laminatoptionen finden Sie unter Isola PCB Material: Eine grundlegende Einführung für Design- und Fertigungsentscheidungen.
Bei HF-Designs sind die Toleranz der Dielektrizitätskonstante und ihre Stabilität über die Frequenz von entscheidender Bedeutung. Standard FR-4 hat eine Dk-Toleranz von etwa ±10 %, was sich direkt in Impedanzschwankungen niederschlägt. HF-Laminate bieten Dk-Toleranzen von ±2 % oder besser und ermöglichen so eine vorhersehbare Impedanz und eine konsistente Filter- oder Antennenleistung. Die Wahl des HF-Materials beeinflusst auch die Rauheit des Kupfers, was zu Leiterverlusten bei hohen Frequenzen beiträgt. Glattere Kupferfolien verringern den Verlust, können jedoch die Materialkosten erhöhen. Sehen Sie sich die spezifischen Kompromisse in Wie wählen Sie RF PCB-Material und die am häufigsten verwendeten Typen aus? an.
Hochtemperaturanwendungen, wie z. B. Motorräume von Kraftfahrzeugen oder Industriesteuerungen, erfordern Materialien mit höherer Tg. Standard FR-4 hat eine Tg von etwa 130–140 °C. Materialien mit mittlerer Tg (150–170 °C) und Materialien mit hoher Tg (170–180 °C) verbessern die Dimensionsstabilität beim Reflow und verringern das Risiko von Zylinderrissen in plattierten Durchkontaktierungen bei Temperaturwechselbelastung. Wenn Ihr Montageprozess bleifreies Lot mit Spitzen-Reflow-Temperaturen in der Nähe von 245–260 °C verwendet, bietet ein Material mit höherer Tg zusätzlichen Spielraum gegen Delaminierung.
> Practical note: When you change from FR-4 to a low-loss or RF laminate, the dielectric constant changes, which changes the required trace width for a given impedance. Recalculate your impedance targets with the new material's Dk value rather than assuming the same trace geometry will work.
Kupfergewicht, Ebenenintegrität und Stromhandhabung
Die Auswahl des Kupfergewichts beeinflusst mehr als nur die Leiterstromkapazität. Es beeinflusst die Impedanz, die Ätztoleranz, die minimale Leiterbahnbreite und die Zuverlässigkeit plattierter Durchgangslöcher. Standardmäßiges 1-Unzen-Kupfer unterstützt bei Standard-Ätzverfahren eine minimale Leiterbahnbreite von etwa 0,1 mm. Wenn Sie feinere Leiterbahnen benötigen, sollten Sie 0,5 oz Kupfer auf den Signalschichten in Betracht ziehen, was schmalere Leiterbahnen bei gleichem Impedanzziel ermöglicht.
Bei der Stromverteilung bestimmt das Flächenkupfergewicht den Gleichstromwiderstand des Strom- und Erdungsnetzes. Ein 0,5-Unzen-Flugzeug hat etwa den doppelten Schichtwiderstand wie ein 1-Unzen-Flugzeug. Wenn Ihr Design über Hochstromabschnitte verfügt, z. B. einen Motortreiber oder eine Stromversorgungsstufe, erhöhen Sie das Kupfergewicht auf diesen spezifischen Schichten auf 2 Unzen oder mehr. Dies ist zuverlässiger, als sich auf mehrere Durchkontaktierungen zu verlassen, um den Strom zwischen den Schichten zu transportieren.
Der Kupferausgleich über den gesamten Platinenquerschnitt ist eine DFM Anforderung, die sich auf die Fertigungsausbeute auswirkt. Wenn eine Seite der Platine deutlich mehr Kupfer aufweist als die andere, kann sich die Platine beim Laminieren und Reflow verziehen. IPC-2221 und IPC-2222 bieten den allgemeinen Designrahmen für das PCB-Layout, einschließlich Anleitungen zu Leiterabständen und Platinenabmessungen. Für die Fertigungszuverlässigkeit definiert IPC-6012 die Qualifikation und den Leistungsumfang für starre PCBs und deckt Aspekte wie Kupferhaftung und thermische Spannungsbeständigkeit ab.
Das Seitenverhältnis des Bohrers ist eine weitere Einschränkung, die mit dem Kupfergewicht und der Plattendicke zusammenhängt. Das Seitenverhältnis ist das Verhältnis der Plattendicke zum kleinsten Bohrlochdurchmesser. Die meisten Hersteller können zuverlässig Seitenverhältnisse von bis zu 10:1 für Standard-Durchgangslöcher bohren. Eine 1,6-mm-Platine mit einer 0,2-mm-Durchkontaktierung hat daher ein Seitenverhältnis von 8:1, was im Rahmen der Standardfähigkeit liegt. Wenn Sie kleinere Durchkontaktierungen oder eine dickere Platine benötigen, vergleichen Sie das Seitenverhältnis mit den Möglichkeiten Ihres Herstellers, bevor Sie den Aufbau abschließen.
Impedanzkontrolle und Referenzebenenstrategie
Eine kontrollierte Impedanz ist erforderlich, wenn die Signalintegritätsanalyse zeigt, dass Reflexionen oder Übersprechen das Signal andernfalls verschlechtern würden. Die Entscheidung, eine kontrollierte Impedanz zu spezifizieren, sollte von der Signalanstiegszeit und der Leiterbahnlänge und nicht von einer allgemeinen Präferenz bestimmt werden. Bei Leiterbahnen, die kürzer als ein Zehntel der Signalwellenlänge sind, ist eine Impedanzkontrolle normalerweise nicht erforderlich.
Wenn Sie eine kontrollierte Impedanz angeben, muss die Referenzebene direkt unter der Signalspur durchgehend sein. Eine Lücke in der Referenzebene, beispielsweise eine Trennung zwischen verschiedenen Erdungsbereichen, unterbricht den Rückstrompfad und führt zu einer Impedanzdiskontinuität. Dies ist eine häufige Ursache für EMI- und Signalintegritätsprobleme, die nach der Herstellung nur schwer zu beheben sind.
Bei Hochgeschwindigkeitssignalen minimiert die Platzierung auf äußeren Schichten mit einer festen Referenzebene direkt darunter Via-Übergänge. Jeder Via-Übergang führt zu einer parasitären Induktivität und Kapazität, die die Signalqualität beeinträchtigt. Wenn Ihr Design Schichtwechsel für Hochgeschwindigkeitssignale erfordert, koppeln Sie die Durchkontaktierung mit einer daneben liegenden Erdungsdurchführung, um einen Rückweg mit niedriger Induktivität bereitzustellen.
Die von Ihnen angegebene Impedanztoleranz wirkt sich auf die Herstellungskosten aus. Mit Standard-FR-4 und Standard-Herstellungsprozessen ist eine Toleranz von ±10 % erreichbar. Engere Toleranzen von ±5 % erfordern eine präzisere Steuerung der Dielektrikumsdicke, was möglicherweise die Auswahl einer anderen Prepreg-Kombination oder eines Laminats mit engerer Dk-Toleranz erfordert. Geben Sie das Impedanzziel und die Toleranz in den Herstellungshinweisen für jedes Netz mit kontrollierter Impedanz an und stellen Sie sicher, dass der Testcoupon des Herstellers denselben Aufbau wie Ihre Platine enthält.
Häufige Stackup-Fehler, die DFM Nacharbeit verursachen
Mehrere wiederkehrende Fehler in der Stackup-Spezifikation führen zu Nacharbeiten während der DFM-Überprüfung. Am häufigsten wird eine Gesamtplattendicke angegeben, die zu keiner verfügbaren Kern- und Prepreg-Kombination passt. Dies zwingt den Hersteller, entweder den Aufbau anzupassen oder das Design zur Überarbeitung abzulehnen. Überprüfen Sie immer Ihre Gesamtdicke anhand der Standardstapeloptionen des Herstellers, bevor Sie Gerbers freigeben.
Ein weiterer häufiger Fehler sind asymmetrische Stapelungen. Eine asymmetrische Schichtanordnung, beispielsweise die Platzierung aller Signalschichten auf einer Seite der Platine, führt zu einer unterschiedlichen Wärmeausdehnung beim Laminieren und Reflow. Dies führt zu einer Verformung der Platine, was sich auf die Baugruppenausbeute auswirkt, insbesondere bei oberflächenmontierten Komponenten mit feinem Rastermaß. IPC-6012 deckt die Leistungsanforderungen für starre PCBs ab, einschließlich Verzugsgrenzen, aber die Designregel ist einfach: Halten Sie den Stapel symmetrisch zur Mittellinie.
Ein dritter Fehler besteht darin, den minimalen dielektrischen Abstand für das gewählte Material zu ignorieren. Wenn Sie eine Dielektrikumsdicke angeben, die für das verfügbare Prepreg zu dünn ist, kann der Hersteller die erforderliche Impedanz oder Spannungsisolierung nicht erreichen. Dies ist besonders relevant für Hochspannungskonstruktionen, bei denen der Abstand der Dielektrika die Nennspannung der Durchschlagspannung bestimmt.
Schließlich vergessen viele Designer, das Seitenverhältnis des Bohrers zu überprüfen, wenn sie die Plattendicke erhöhen, um die mechanische Steifigkeit zu gewährleisten. Eine 2,4-mm-Platine mit 0,15-mm-Durchkontaktierungen hat ein Seitenverhältnis von 16:1, was die meisten Standardfertigungsmöglichkeiten übertrifft. Erhöhen Sie entweder die Durchkontaktierungsgröße oder verringern Sie die Platinendicke, um das Seitenverhältnis innerhalb der Herstellergrenzen zu halten.
Überprüfen Sie die Checkliste für Ihren Multilayer-Stackup
Bevor Sie Ihre Gerbers zur Fertigung schicken, gehen Sie diese Checkliste durch, um Stapelprobleme frühzeitig zu erkennen. Jedes Element befasst sich mit einer gemeinsamen Ursache für DFM-Ablehnungen oder Montagefehler.
| Check Item | What to Verify | Warum es wichtig ist |
|---|---|---|
| Symmetry | Layer stackup is symmetric about the center line | Prevents warpage during lamination and reflow |
| Total thickness | 1.6 mm standard; matches available core/prepreg combos | Avoids forced stackup changes by manufacturer |
| Copper weight | Outer 1 oz, inner 0.5 oz for default; adjust for high current | Balances cost, impedance, and current capacity |
| Dielectric spacing | Matches target impedance; verify with manufacturer's materials | Ensures impedance tolerance is achievable |
| Reference planes | Solid plane under high-speed signals; no splits | Maintains return current path and signal integrity |
| Drill aspect ratio | Board thickness to smallest via ≤ 10:1 | Ensures reliable plating through vias |
| Impedance notes | Target impedance and tolerance stated for each net | Avoids ambiguity in fabrication and testing |
| Material selection | FR-4 for standard; low-loss for high-speed; high-Tg for thermal | Matches electrical and thermal requirements |
| Copper balance | Copper distribution is even across the cross-section | Reduces warp risk during reflow |
Für eine umfassendere DFM-Perspektive, die Routing-, Abstands- und Komponentenplatzierungsregeln abdeckt, lesen Sie die PCB Designrichtlinien für Anfänger: Regeln und DFM Checkliste. Wenn Ihr Design flexible Abschnitte umfasst, unterscheidet sich die Materialauswahllogik von der bei starren Platten; Informationen zu den Prozessunterschieden finden Sie im Flex PCB-Herstellungsprozess: Materialauswahl, Ätzung und Laminierung und in der Materialanleitung unter So wählen Sie das richtige Material für Ihre flexible LED PCBs zu flexspezifischen Überlegungen.
Häufig gestellte Fragen
Was ist die standardmäßige Multilayer-Stackup-Empfehlung PCB?
Verwenden Sie für die meisten digitalen Standarddesigns einen symmetrischen 4-Schicht-Aufbau mit 1,6 mm Gesamtdicke, 1 Unze Kupfer auf den Außenschichten, 0,5 Unzen auf den Innenschichten und FR-4 mit einer Dielektrizitätskonstante von etwa 4,2. Dies stellt ein solides Strom-/Masseebenenpaar bereit und ist kostengünstig in der Herstellung. Die symmetrische Anordnung verhindert Verformungen und die Standarddicke entspricht den gängigen Gehäuse- und Steckverbinderanforderungen.
Wann sollte ich vom Standard-Stackup wechseln?
Ändern Sie den Aufbau, wenn Sie eine kontrollierte Impedanz, eine höhere Schichtanzahl oder bestimmte dielektrische Materialien benötigen. Wählen Sie für HF- oder Hochgeschwindigkeitssignale verlustarme Laminate und passen Sie die Dicke des Dielektrikums an, um die Zielimpedanz zu erreichen. Erhöhen Sie bei Hochstrompfaden das Kupfergewicht auf den entsprechenden Schichten. Wenn Ihr Montageprozess bleifreies Lot mit hohen Reflow-Temperaturen verwendet, sollten Sie ein Material mit höherer Tg in Betracht ziehen, um eine zusätzliche thermische Marge zu erzielen.
Was sollte ich in den Herstellungsdaten für einen mehrschichtigen Aufbau überprüfen?
Überprüfen Sie, ob die Stapelzeichnung mit Ihrer Schichtreihenfolge, den dielektrischen Materialien, den Kupfergewichten und der Gesamtdicke übereinstimmt. Stellen Sie sicher, dass die Impedanzanforderungen für jedes Netz mit kontrollierter Impedanz klar angegeben sind, und bestätigen Sie, dass die Bohrdatei den vom Hersteller zugelassenen Durchkontaktierungsgrößen und Aspektverhältnissen entspricht. Bestätigen Sie außerdem, dass sich die Materialspezifikationen auf die richtige Laminatsorte IPC-4101 für Ihre Anwendung beziehen.
Was sollte ich meinen PCB Hersteller zum Stackup fragen?
Fragen Sie nach den Standardaufbauoptionen und den verfügbaren Dielektrikumsdicken. Bestätigen Sie, ob sie Ihre Gesamtdicke und Impedanztoleranz einhalten können, und fragen Sie nach Kupferausgleichsregeln und dem Mindestabstand zwischen Dielektrika für Ihre Schichtanzahl. Erkundigen Sie sich auch nach den Grenzwerten für das Bohr-Seitenverhältnis und ob sie Impedanztestcoupons mit dem gleichen Aufbau wie Ihr Board anbieten. Bei Omini überprüfen wir die Stapelauswahl im Rahmen der DFM-Prüfung anhand unserer verfügbaren Materialien und Prozessmöglichkeiten, um sicherzustellen, dass Ihr Design wie angegeben herstellbar ist.