Respuesta directa
Elija el apilamiento estándar de 6 capas 1-2-1-2-1 (Señal, Tierra, Señal, Alimentación, Señal, Tierra) para la mayoría de los diseños digitales, ya que proporciona dos planos de referencia sólidos e impedancia controlada al menor costo de fabricación. Desvíese sólo cuando el aislamiento de señales mixtas, los enlaces en serie de muy alta velocidad o la distribución pesada de energía exijan una disposición de plano diferente. Verifique los objetivos de espesor dieléctrico, peso del cobre y impedancia con su fabricante antes de publicar archivos.
La acumulación predeterminada de 6 capas y sus condiciones de contorno
La acumulación de 6 capas más común utilizada en la industria PCB es la disposición 1-2-1-2-1:
| Layer | Function | Typical Copper Weight |
|---|---|---|
| L1 (Top) | Señal | 0.5 oz or 1 oz |
| L2 | Ground | 1 oz |
| L3 | Señal | 0.5 oz or 1 oz |
| L4 | Poder | 1 oz |
| L5 | Señal | 0.5 oz or 1 oz |
| L6 (Bottom) | Ground | 0.5 oz or 1 oz |
Esta configuración coloca tierra en L2 y L6, dando a cada capa de señal un plano de referencia adyacente. L3 hace referencia a L2 para el control de impedancia, mientras que L5 hace referencia a L6. El plano de potencia en L4 está intercalado entre dos capas de señal, lo que crea una capacitancia natural entre planos con L3 y L5 que ayuda con el desacoplamiento de alta frecuencia.
Las condiciones límite para esta acumulación predeterminada son sencillas. Funciona bien cuando su diseño tiene velocidades de señal moderadas (hasta aproximadamente 10 Gbps en capas externas con enrutamiento adecuado), lógica digital estándar y requisitos de energía que pueden satisfacerse con un solo plano de energía. También se supone que está utilizando únicamente vías de orificio pasante, lo que mantiene los ciclos de laminación en dos y la perforación en una sola pasada.
Si su diseño se ajusta a estos parámetros, no hay ninguna razón de ingeniería para cambiar la pila. La disposición predeterminada es rentable, fabricable y bien comprendida por los talleres de fabricación. Cambiarlo agrega costos y plazos de entrega sin mejorar el rendimiento.
El principio de ingeniería detrás de la selección de apilamiento
Integridad de la señal: planos de referencia y corriente de retorno
El principio básico que rige la selección de acumulaciones es la gestión de la corriente de retorno. Cada traza de señal de alta velocidad necesita un plano de referencia adyacente continuo para transportar su corriente de retorno. Cuando una señal pasa entre capas, la corriente de retorno también debe pasar, generalmente a través de una vía adyacente a la vía de la señal.
En la acumulación predeterminada 1-2-1-2-1, L1 y L3 hacen referencia a L2 (tierra), mientras que L5 hace referencia a L6 (tierra). Esto significa que cada capa de señal tiene una referencia de tierra sólida directamente debajo de ella. La distancia entre la capa de señal y su plano de referencia determina la impedancia de la traza. Para una traza de un solo extremo de 50 ohmios en L1 con un dieléctrico de 4 mil a L2, normalmente necesita un ancho de traza de alrededor de 7 a 8 mil con FR4 estándar (constante dieléctrica de aproximadamente 4,2 a 4,5).
Para pares diferenciales, el espacio entre las dos trazas y la distancia al plano de referencia afectan la impedancia. Un par diferencial de 100 ohmios en L1 con un dieléctrico de 4 mil generalmente requiere anchos de traza de 5 a 6 mil con un espaciado de 7 a 8 mil. Estos valores varían con la constante dieléctrica exacta y el espesor, por lo que debes confirmar los datos de acumulación del fabricante.
Integridad de la energía: capacitancia plana y desacoplamiento
La acumulación predeterminada coloca la energía en L4, con L3 y L5 adyacentes. Esto crea dos condensadores distribuidos: uno entre L3 y L4, y otro entre L4 y L5. El valor de la capacitancia depende del espesor dieléctrico y de la constante dieléctrica. Con un dieléctrico FR4 de 4 mil, la capacitancia entre planos es de aproximadamente 200-250 pF por pulgada cuadrada.
Esta capacitancia distribuida ayuda a suprimir el ruido de la fuente de alimentación en altas frecuencias, donde los condensadores de desacoplamiento discretos se vuelven inductivos y pierden efectividad. Para la mayoría de los diseños digitales, esto es suficiente. Si su diseño tiene demandas de corriente transitoria muy altas, como FPGA con cientos de salidas conmutadas simultáneamente, es posible que necesite reducir el espesor dieléctrico entre la alimentación y la tierra para aumentar la capacitancia o agregar un par de plano de potencia-tierra dedicado.
Diafonía y aislamiento
Las capas de señal adyacentes en una placa de 6 capas se pueden acoplar entre sí a través del dieléctrico. En la acumulación predeterminada, L3 y L5 están separados por el plano de potencia en L4. Esto proporciona un aislamiento natural. Sin embargo, si enruta señales de alta velocidad tanto en L3 como en L5, debe enrutarlas perpendicularmente entre sí para minimizar el acoplamiento lateral.
Para la separación analógica y digital, la acumulación predeterminada no aísla inherentemente las señales analógicas sensibles. Debe confiar en la separación física, las líneas de guardia y los métodos de conexión a tierra adecuados. Si su diseño tiene una sección analógica sensible que no puede tolerar el ruido de conmutación digital, considere si el apilamiento predeterminado es suficiente o si necesita una disposición modificada.
Cuándo desviarse de la acumulación predeterminada
Diseños de señales mixtas que requieren aislamiento
Si su placa contiene circuitos analógicos sensibles y lógica digital de alta velocidad, es posible que la pila predeterminada no proporcione un aislamiento adecuado. El plano de potencia en L4 se comparte en toda la placa, lo que significa que el ruido de conmutación digital en el plano de potencia se puede acoplar a circuitos analógicos.
Una modificación común es dividir el plano de potencia en secciones analógicas y digitales separadas. Esto requiere una planificación cuidadosa de la ubicación de la división y garantizar que ningún rastro de señal cruce la división. Una alternativa es utilizar un plano de tierra dedicado adyacente a la capa de señal analógica, lo que significa cambiar el orden de las capas para colocar tierra tanto en L2 como en L4, con energía en L3 o L5.
Otra opción es utilizar una disposición 1-1-2-2-1-1 donde L2 y L3 sean planos de tierra, proporcionando un entorno protegido para señales críticas enrutadas entre ellos. Esto es más costoso debido al peso adicional del cobre y a los dieléctricos más delgados, pero ofrece un aislamiento superior.
Enlaces seriales de muy alta velocidad
Para diseños con enlaces serie de 25 Gbps o más rápidos, es posible que la pila predeterminada no proporcione suficiente integridad de señal. Los enlaces de alta velocidad requieren un control estricto de la impedancia, lo que significa un control preciso del espesor dieléctrico y del ancho de la traza. También se benefician de dieléctricos más delgados entre la capa de señal y su plano de referencia, lo que reduce el ancho de traza necesario para una impedancia determinada y reduce la radiación.
Una modificación común para los diseños de alta velocidad es utilizar un apilamiento donde las capas de señal externas tienen dieléctricos más delgados para los planos de tierra debajo de ellas. Por ejemplo, un dieléctrico de 3 mil en L1-L2 y L5-L6, con un núcleo más grueso entre L2 y L3. Esto reduce el ancho de la traza para una impedancia de 50 ohmios a aproximadamente 5-6 mils, lo que es más fácil de enrutar en diseños densos.
También debes considerar el material laminado. El FR4 estándar tiene una constante dieléctrica que varía con la frecuencia y la temperatura, lo que puede provocar una deriva de impedancia. Para diseños de muy alta velocidad, considere laminados de bajas pérdidas como los materiales Rogers o Isola. La elección entre los materiales FR4 y Rogers depende de su frecuencia, presupuesto de pérdidas y limitaciones de costos; consulte nuestra guía sobre FR4 vs Rogers PCB Material: ¿Cuál debo elegir para mis productos? para obtener una comparación detallada.
Requisitos de distribución de energía pesada
Si su diseño consume mucha corriente (como amplificadores de potencia, controladores de motor o matrices de LED de alta potencia), es posible que la pila predeterminada con un solo plano de potencia no tenga suficiente sección transversal de cobre para la ruta actual. Un avión de cobre de 1 oz tiene aproximadamente 1,4 mils de espesor y puede transportar aproximadamente 1 amperio por 10 mils de ancho para un aumento de temperatura de 10°C, dependiendo de la temperatura ambiente y el enfriamiento.
Para diseños de alta corriente, es posible que necesite aumentar el peso del cobre en el plano de potencia a 2 oz o incluso 3 oz. Esto aumenta el coste de la placa, pero es necesario para evitar una caída excesiva de tensión y un calentamiento. Alternativamente, puede utilizar varios planos de potencia en diferentes capas, pero esto requiere cambiar el orden de las capas y puede reducir la cantidad de capas de señal disponibles.
Restricciones de fabricación y consideraciones DFM
Vía tipos y su impacto en los costos
La pila predeterminada de 6 capas utiliza exclusivamente vías de orificio pasante. Este es el enfoque más rentable porque requiere sólo una pasada de perforación y un ciclo de revestimiento. Las vías de orificio pasante en un tablero de 6 capas generalmente tienen un tamaño de perforación mínimo de 0,2 mm (8 mils) y un tamaño de orificio terminado de 0,15 mm (6 mils), según la capacidad del fabricante.
Las vías ciegas y enterradas aumentan el número de capas del proceso de laminación. Una vía enterrada entre L2 y L5 requiere un ciclo de laminación adicional antes de agregar las capas exteriores. Las vías ciegas de L1 a L2 o de L5 a L6 requieren perforación láser y laminación secuencial. Cada tipo de vía adicional agrega costo y tiempo de entrega.
Antes de especificar vías ciegas o enterradas, pregúntese si el diseño realmente las requiere. En muchos casos, una vía pasante con un tamaño de broca pequeño puede lograr la misma densidad de enrutamiento a un costo menor. Si debe utilizar vías ciegas o enterradas, analice la capacidad y el costo con su fabricante al principio del proceso de diseño. El artículo problemas comunes DFM y cómo evitarlos en el diseño PCB cubre los errores relacionados con las vías con más detalle.
Control de impedancia y espesor dieléctrico
El espesor dieléctrico entre una capa de señal y su plano de referencia determina el ancho de traza necesario para una impedancia objetivo. Los materiales preimpregnados y centrales FR4 estándar vienen en espesores específicos, generalmente 3 mil, 4 mil, 5 mil y 6 mil. La pila del fabricante utilizará una combinación de estos materiales para lograr el espesor total del tablero.
Para trazas controladas por impedancia, debe especificar la impedancia objetivo y la capa en la que se enruta cada red. Luego, el fabricante ajustará el ancho de la traza para lograr la impedancia objetivo en función del espesor dieléctrico real y las propiedades del material. Es por eso que no debe asumir que un ancho de traza que funcionó en una placa anterior funcionará en una nueva; el espesor dieléctrico puede diferir.
IPC-4101 define la especificación para materiales laminados utilizados en PCBs rígidos, incluidos FR4 y materiales de alta frecuencia. Cuando analice su acumulación con un fabricante, haga referencia al grado de material IPC-4101 que espera, como IPC-4101/21 para FR4 estándar o IPC-4101/99 para materiales de baja pérdida.
Peso del cobre y tolerancia al grabado
El peso del cobre afecta tanto a la impedancia como a la capacidad de fabricación de su placa. Los pesos de cobre estándar son 0,5 oz (17,5 µm), 1 oz (35 µm) y 2 oz (70 µm). El peso del cobre en las capas exteriores generalmente se especifica como el peso del cobre base antes del recubrimiento. El revestimiento de orificios pasantes agrega aproximadamente entre 0,5 y 1 oz de cobre a las capas exteriores y a los barriles de vía.
Para trazas controladas por impedancia, el espesor del cobre afecta la impedancia de la traza. El cobre más grueso reduce la impedancia para un ancho de traza determinado. La calculadora de impedancia del fabricante tendrá en cuenta el espesor final del cobre, incluido el revestimiento. Si especifica 1 oz de cobre en las capas exteriores, el espesor final del cobre después del recubrimiento puede ser de 1,5 a 2 oz, lo que cambia la impedancia.
> Practical note: When you request impedance control, the manufacturer will adjust trace widths to hit the target impedance based on their actual stack-up. Do not fix trace widths in your design rules unless you have already confirmed them with your manufacturer. A 50-ohm trace on one manufacturer's stack-up may be 7 mils, while on another it may be 8 mils.
Espesor y alabeo del tablero
El espesor total de un tablero de 6 capas depende de los materiales dieléctricos y los pesos de cobre utilizados. Un tablero típico de 6 capas tiene un espesor de 1,6 mm (62 mils), que es el estándar de la industria. Sin embargo, puede especificar tableros más delgados o más gruesos según sus limitaciones mecánicas.
Las placas más delgadas (1,0-1,2 mm) son más livianas y caben en gabinetes más estrechos, pero son más propensas a deformarse, especialmente con distribución asimétrica de cobre. Los tableros más gruesos (2,0-2,4 mm) son más rígidos y proporcionan un mejor soporte mecánico, pero requieren tiempos de perforación más prolongados y pueden tener relaciones de aspecto más altas para las vías.
Para minimizar la deformación, mantenga la distribución del cobre equilibrada entre las capas. Si L1 tiene mucho relleno de cobre, asegúrese de que L6 tenga una cobertura de cobre similar. Lo mismo se aplica a L2 y L5, y L3 y L4. Un apilamiento desequilibrado puede hacer que la placa se doble o se tuerza después de la soldadura por reflujo, lo que puede provocar defectos de montaje. El artículo SMT AOI cobertura de inspección analiza cómo se detectan las deformaciones y otros defectos durante el ensamblaje.
Errores comunes que generan retrabajo durante la revisión DFM
Error 1: no especificar los requisitos de impedancia
Muchos diseñadores suponen que el fabricante controlará automáticamente la impedancia en todas las trazas. Este no es el caso. El control de impedancia requiere una especificación explícita de la impedancia objetivo, la capa y el nombre de red para cada traza controlada. Si no especifica esto, el fabricante producirá la placa con anchos de traza estándar, que pueden no cumplir con sus requisitos de integridad de señal.
Error 2: Ignorar la capacidad de acumulación del fabricante
Cada fabricante tiene un conjunto de acumulaciones estándar que ya han validado. Si diseña una pila personalizada que no coincide con sus materiales estándar, es posible que el fabricante deba solicitar materiales especiales, lo que aumenta el tiempo de entrega y el costo. Antes de diseñar un apilamiento personalizado, pregunte a su fabricante por sus opciones de apilamiento estándar de 6 capas.
Error 3: Enrutamiento de trazas sobre divisiones de planos
Si divide el plano de potencia en L4 en múltiples dominios de voltaje, asegúrese de que ningún rastro de señal en L3 o L5 cruce la división. Cruzar una división de plano obliga a la corriente de retorno a tomar un camino más largo, lo que aumenta el área del bucle y puede causar problemas de integridad de la señal. Si debe cruzar una división, use un plano de tierra en la capa adyacente o agregue condensadores de unión a lo largo de la división.
Error 4: Usar vías ciegas y enterradas sin justificación
Las vías ciegas y enterradas a menudo se especifican por costumbre o porque un diseño anterior las utilizaba. Añaden costos y plazos de entrega significativos. Revise su enrutamiento para determinar si las vías de orificio pasante pueden lograr el mismo resultado. En muchos casos, se puede colocar una pequeña vía pasante (broca de 0,2 mm) en el mismo lugar que una vía ciega.
Error 5: No solicitar un informe acumulado
Solicite siempre un informe acumulado a su fabricante antes de lanzar el diseño a producción. Este informe muestra el orden de las capas, los materiales y espesores dieléctricos, los pesos del cobre y los cálculos de impedancia. Revíselo detenidamente para asegurarse de que coincida con sus requisitos de diseño. Si la acumulación del fabricante difiere de sus suposiciones, sus cálculos de impedancia pueden ser incorrectos.
Revisar la lista de verificación y la tabla de decisiones
Antes de enviar su diseño PCB de 6 capas a fabricación, utilice la siguiente lista de verificación para verificar su acumulación:
| Check Item | What to Verify | Por qué es importante |
|---|---|---|
| Layer order | Signal-Ground-Signal-Power-Signal-Ground | Provides reference planes for all signal layers |
| Dielectric thickness | Confirm with manufacturer's stack-up report | Determines trace width for target impedance |
| Copper weight | Confirm base and finished copper weight | Affects impedance, current capacity, and cost |
| Impedance requirements | Specify target impedance, layer, and net names | Ensures controlled impedance on critical traces |
| Via type | Through-hole only unless justified | Blind/buried vias increase cost and lead time |
| Plane splits | No signal traces crossing splits | Prevents return current discontinuity |
| Copper balance | Symmetric copper distribution across layers | Minimizes warpage during reflow |
| Material grade | IPC-4101 grade for laminate | Ensures consistent dielectric properties |
| Test coupons | Request impedance test coupons | Verifies impedance after fabrication |
Tabla de decisiones para la selección acumulada
| Design Condition | Recommended Stack-Up | Rationale |
|---|---|---|
| Digital logic, <10 Gbps, single power rail | Default 1-2-1-2-1 | Lowest cost, adequate SI/PI |
| Mixed analog/digital, sensitive analog section | Modified with split power plane or additional ground | Isolates noise sources |
| 25 Gbps+ serial links | Thin dielectrics on outer layers, low-loss laminate | Tight impedance control, reduced loss |
| High current, power distribution | Increased copper weight on power plane | Prevents voltage drop and heating |
| Dense routing, BGA with fine pitch | Consider blind vias on outer layers | Improves routing density, higher cost |
Preguntas para hacerle a su fabricante
Cuando esté listo para enviar su diseño de 6 capas a fabricación, haga las siguientes preguntas a su fabricante:
1. What is your standard 6-layer stack-up? Ask for the exact layer order, dielectric materials, and thicknesses. Compare this with your design assumptions.
2. What dielectric thickness tolerance do you hold? A ±10% tolerance on a 4-mil dielectric means the impedance can vary by approximately ±5%. This may be acceptable for some designs but not for others.
3. What copper weights do you offer for inner and outer layers? Confirm that your specified copper weight is available and understand the finished copper thickness after plating.
4. Can you control impedance to ±10% or better? Most manufacturers can achieve ±10% impedance tolerance, but some can achieve ±5% with tighter process control. This may affect cost.
5. Do you provide impedance test coupons? Test coupons are small test structures on the panel that are measured after fabrication to verify impedance. This is essential for high-speed designs.
6. What is your capability for blind and buried vias? If your design requires them, confirm the minimum drill size, aspect ratio, and additional cost.
7. What laminate materials do you stock? If you need low-loss materials, confirm availability and lead time. Standard FR4 is always available, but specialty materials may need to be ordered.
8. What is your standard board thickness tolerance? A 1.6 mm board typically has a tolerance of ±10%. If your mechanical enclosure requires tighter tolerance, discuss this with the manufacturer.
Para obtener una perspectiva más amplia sobre cómo seleccionar un socio de fabricación, revise nuestra guía sobre cómo elegir un fabricante PCB confiable para su proyecto. Se aplica la misma diligencia debida a la verificación de la capacidad de apilamiento que a la evaluación de la calidad general de fabricación.
Consideraciones de confiabilidad y calificación
IPC-6012 y calificación de la junta
IPC-6012 es la especificación de calificación y rendimiento para PCB rígidos. Define los requisitos para la inspección final de la placa, incluido el espaciado de conductores, el espesor del revestimiento y la soldabilidad. Cuando reciba sus tableros de 6 capas, deben cumplir con los requisitos IPC-6012 Clase 2 o Clase 3, según su aplicación. La clase 3 es para aplicaciones de alta confiabilidad, como dispositivos médicos y sistemas aeroespaciales.
La acumulación que elija afecta su capacidad para cumplir con los requisitos de IPC-6012. Por ejemplo, si utiliza un dieléctrico muy delgado (2 mil) entre una capa de señal y su plano de referencia, el fabricante debe asegurarse de que el dieléctrico resista el estrés de voltaje sin fallar. Esto se prueba como parte del proceso de calificación.
Pruebas de materiales y IPC-TM-650
IPC-TM-650 es el manual de métodos de prueba utilizado para evaluar materiales laminados y tableros terminados. Las pruebas incluyen medición de la constante dieléctrica y del factor de disipación, resistencia al pelado y pruebas de tensión térmica. Si está utilizando un laminado no estándar, solicite a su fabricante datos de prueba de estos métodos para confirmar que el material cumple con sus requisitos.
Para FR4 estándar, la constante dieléctrica normalmente se especifica en 1 MHz y 1 GHz. El valor de 1 GHz es más relevante para el diseño digital de alta velocidad. Un FR4 típico tiene una constante dieléctrica de 4,2 a 4,5 a 1 GHz, con un factor de disipación de 0,015 a 0,020. Los materiales de baja pérdida tienen factores de disipación inferiores a 0,005, lo que reduce la atenuación de la señal en altas frecuencias.
Consideraciones de ensamblaje
La acumulación también afecta el rendimiento del ensamblaje. Una placa con deformación excesiva puede causar defectos de soldadura, especialmente para BGAs y QFNs grandes. El artículo proceso de fabricación flex PCB analiza los principios de laminación y selección de materiales que también se aplican a los tableros rígidos, particularmente en lo que respecta al equilibrio del cobre y la gestión térmica.
Durante la soldadura por reflujo, la placa se expande y contrae con la temperatura. Un apilamiento equilibrado con distribución simétrica de cobre minimiza la deformación. Si su diseño tiene cobre pesado en un lado y cobre ligero en el otro, considere agregar un vertido de cobre en el lado opuesto para equilibrar la masa térmica.
En Omini, revisamos los diseños apilados como parte de nuestra verificación DFM antes de la producción. Verificamos que el orden de las capas, los materiales dieléctricos y los pesos de cobre sean fabricables y que los requisitos de impedancia sean alcanzables. Esta revisión es parte de nuestro proceso estándar para tableros de 6 capas y de mayor número de capas.
Verificación final antes del lanzamiento
Antes de enviar su diseño de 6 capas a fabricación, complete los siguientes pasos de verificación:
1. Confirm the layer order matches your design intent. A single layer swap can render the board non-functional.
2. Verify that all impedance-controlled nets are specified with target impedance, layer, and net name. Check that the trace widths in your layout match the manufacturer's recommended values.
3. Review the drill file to confirm that all vias are through-hole unless you have explicitly specified blind or buried vias. Check that the minimum drill size is within the manufacturer's capability.
4. Check for plane splits under high-speed traces. Use your CAD tool to visualize the reference plane beneath each critical trace.
5. Request a stack-up report from your manufacturer before production. Compare it with your design assumptions and flag any discrepancies.
6. Request impedance test coupons on the panel. These are low-cost additions that verify the impedance after fabrication and provide traceability for your quality records.
Si sigue este proceso, puede seleccionar una pila de 6 capas que cumpla con sus requisitos de rendimiento sin pagar por una complejidad de fabricación innecesaria. La combinación predeterminada 1-2-1-2-1 es la opción correcta para la mayoría de los diseños, y las desviaciones deben estar justificadas por requisitos de ingeniería específicos.
> Engineering handoff note: How to Evaluate HDI Microvia Aspect Ratio Risk Before PCB Fabrication before the release package is frozen.
> Engineering handoff note: How to Evaluate High-Speed PCB Signal Integrity Risk Before Fabrication before the release package is frozen.