Réponse directe
Choisissez l'empilement standard 1-2-1-2-1 à 6 couches (Signal, Masse, Signal, Alimentation, Signal, Masse) pour la plupart des conceptions numériques, car il fournit deux plans de référence solides et une impédance contrôlée au coût de fabrication le plus bas. Ne vous écartez que lorsque l'isolation de signaux mixtes, les liaisons série à très haut débit ou la distribution d'énergie lourde nécessitent une disposition de plan différente. Vérifiez l'épaisseur diélectrique, le poids du cuivre et les cibles d'impédance auprès de votre fabricant avant de publier les fichiers.
L'empilement à 6 couches par défaut et ses conditions aux limites
L'empilement à 6 couches le plus couramment utilisé dans le secteur PCB est la disposition 1-2-1-2-1 :
| Layer | Function | Typical Copper Weight |
|---|---|---|
| L1 (Top) | Signal | 0.5 oz or 1 oz |
| L2 | Ground | 1 oz |
| L3 | Signal | 0.5 oz or 1 oz |
| L4 | Puissance | 1 oz |
| L5 | Signal | 0.5 oz or 1 oz |
| L6 (Bottom) | Ground | 0.5 oz or 1 oz |
Cette configuration place la masse sur L2 et L6, donnant à chaque couche de signal un plan de référence adjacent. L3 fait référence à L2 pour le contrôle d'impédance, tandis que L5 fait référence à L6. Le plan d'alimentation sur L4 est pris en sandwich entre deux couches de signaux, ce qui crée une capacité inter-plan naturelle avec L3 et L5 qui facilite le découplage haute fréquence.
Les conditions aux limites pour cet empilement par défaut sont simples. Cela fonctionne bien lorsque votre conception présente des vitesses de signal modérées (jusqu'à environ 10 Gbit/s sur les couches externes avec un routage approprié), une logique numérique standard et des exigences d'alimentation pouvant être satisfaites avec un seul plan d'alimentation. Cela suppose également que vous utilisez uniquement des vias traversants, ce qui maintient les cycles de stratification à deux et de perçage à un seul passage.
Si votre conception correspond à ces paramètres, il n'y a aucune raison technique de modifier l'empilement. L'arrangement par défaut est rentable, réalisable et bien compris par les ateliers de fabrication. Le modifier augmente les coûts et les délais sans améliorer les performances.
Le principe d'ingénierie derrière la sélection Stack-Up
Intégrité du signal : plans de référence et courant de retour
Le principe de base régissant la sélection du stack-up est la gestion du courant de retour. Chaque trace de signal à grande vitesse nécessite un plan de référence continu et adjacent pour transporter son courant de retour. Lorsqu'un signal passe d'une couche à l'autre, le courant de retour doit également passer, généralement par un via adjacent au via du signal.
Dans l'empilement 1-2-1-2-1 par défaut, L1 et L3 font référence à L2 (masse), tandis que L5 fait référence à L6 (masse). Cela signifie que chaque couche de signal a une référence de masse solide directement en dessous. La distance entre la couche de signal et son plan de référence détermine l'impédance de la trace. Pour une trace asymétrique de 50 ohms sur L1 avec un diélectrique de 4 mil vers L2, vous avez généralement besoin d'une largeur de trace d'environ 7 à 8 mils avec la norme FR4 (constante diélectrique d'environ 4,2 à 4,5).
Pour les paires différentielles, l'espacement entre les deux traces et la distance par rapport au plan de référence affectent tous deux l'impédance. Une paire différentielle de 100 ohms sur L1 avec un diélectrique de 4 mil nécessite généralement des largeurs de trace de 5 à 6 mil avec un espacement de 7 à 8 mil. Ces valeurs varient en fonction de la constante diélectrique exacte et de l'épaisseur, c'est pourquoi vous devez confirmer les données d'empilement de votre fabricant.
Intégrité de l'alimentation : capacité plane et découplage
Le stack-up par défaut place la puissance sur L4, avec L3 et L5 adjacents. Cela crée deux condensateurs distribués : un entre L3 et L4 et un entre L4 et L5. La valeur de la capacité dépend de l'épaisseur diélectrique et de la constante diélectrique. Avec un diélectrique FR4 de 4 mil, la capacité inter-plan est d'environ 200 à 250 pF par pouce carré.
Cette capacité distribuée permet de supprimer le bruit de l'alimentation à hautes fréquences, où les condensateurs de découplage discrets deviennent inductifs et perdent de leur efficacité. Pour la plupart des conceptions numériques, cela suffit. Si votre conception présente des exigences de courant transitoire très élevées (comme les FPGA avec des centaines de sorties de commutation simultanées), vous devrez peut-être réduire l'épaisseur diélectrique entre l'alimentation et la terre pour augmenter la capacité, ou ajouter une paire de plans d'alimentation-masse dédiée.
Diaphonie et isolation
Les couches de signaux adjacentes dans une carte à 6 couches peuvent se coupler les unes aux autres via le diélectrique. Dans le stack-up par défaut, L3 et L5 sont séparés par le plan d'alimentation sur L4. Cela fournit un isolement naturel. Toutefois, si vous acheminez des signaux à grande vitesse sur L3 et L5, vous devez les acheminer perpendiculairement les uns aux autres afin de minimiser le couplage latéral.
Pour la séparation analogique et numérique, l'empilement par défaut n'isole pas intrinsèquement les signaux analogiques sensibles. Vous devez vous appuyer sur une séparation physique, des traces de garde et des stratégies de mise à la terre appropriées. Si votre conception comporte une section analogique sensible qui ne peut pas tolérer le bruit de commutation numérique, déterminez si l'empilement par défaut est suffisant ou si vous avez besoin d'un arrangement modifié.
Quand s'écarter du stack-up par défaut
Conceptions à signaux mixtes nécessitant une isolation
Si votre carte contient à la fois des circuits analogiques sensibles et une logique numérique à grande vitesse, l'empilement par défaut peut ne pas fournir une isolation adéquate. Le plan d'alimentation sur L4 est partagé sur l'ensemble de la carte, ce qui signifie que le bruit de commutation numérique sur le plan d'alimentation peut se coupler aux circuits analogiques.
Une modification courante consiste à diviser le plan d'alimentation en sections analogiques et numériques distinctes. Cela nécessite une planification minutieuse de l'emplacement de la division et la garantie qu'aucune trace de signal ne traverse la division. Une alternative consiste à utiliser un plan de masse dédié adjacent à la couche de signal analogique, ce qui signifie modifier l'ordre des couches pour placer la masse sur L2 et L4, avec alimentation sur L3 ou L5.
Une autre option consiste à utiliser un arrangement 1-1-2-2-1-1 où L2 et L3 sont tous deux des plans de masse, fournissant ainsi un environnement blindé pour les signaux critiques acheminés entre eux. Ceci est plus cher en raison du poids supplémentaire du cuivre et des diélectriques plus fins, mais il offre une isolation supérieure.
Liaisons série très haut débit
Pour les conceptions avec des liaisons série de 25 Gbit/s ou plus rapides, l'empilement par défaut peut ne pas fournir une intégrité de signal suffisante. Les liaisons à grande vitesse nécessitent un contrôle strict de l'impédance, ce qui signifie un contrôle précis de l'épaisseur diélectrique et de la largeur des traces. Ils bénéficient également de diélectriques plus fins entre la couche de signal et son plan de référence, ce qui réduit la largeur de trace nécessaire pour une impédance donnée et réduit le rayonnement.
Une modification courante pour les conceptions à grande vitesse consiste à utiliser un empilement dans lequel les couches de signaux externes ont des diélectriques plus fins par rapport aux plans de masse situés en dessous. Par exemple, un diélectrique de 3 mil sur L1-L2 et L5-L6, avec un noyau plus épais entre L2 et L3. Cela réduit la largeur de trace pour une impédance de 50 ohms à environ 5 à 6 mils, ce qui est plus facile à acheminer dans les conceptions denses.
Vous devriez également considérer le matériau stratifié. La norme FR4 a une constante diélectrique qui varie avec la fréquence et la température, ce qui peut provoquer une dérive d'impédance. Pour les conceptions à très grande vitesse, envisagez des stratifiés à faibles pertes tels que les matériaux Rogers ou Isola. Le choix entre les matériaux FR4 et Rogers dépend de votre fréquence, de votre budget de perte et des contraintes de coûts. Consultez notre guide sur Matériel FR4 vs Rogers PCB : Lequel dois-je choisir pour mes produits ? pour une comparaison détaillée.
Exigences élevées en matière de distribution d'énergie
Si votre conception consomme un courant élevé (comme des amplificateurs de puissance, des pilotes de moteur ou des réseaux de LED haute puissance), l'empilement par défaut avec un seul plan d'alimentation peut ne pas avoir une section de cuivre suffisante pour le chemin du courant. Un plan de cuivre de 1 once a une épaisseur d'environ 1,4 mils et peut transporter environ 1 ampère par 10 mils de largeur pour une augmentation de température de 10 °C, en fonction de la température ambiante et du refroidissement.
Pour les conceptions à courant élevé, vous devrez peut-être augmenter le poids du cuivre sur le plan d'alimentation à 2 oz, voire 3 oz. Cela augmente le coût de la carte mais est nécessaire pour éviter une chute de tension et un échauffement excessifs. Vous pouvez également utiliser plusieurs plans de puissance sur différentes couches, mais cela nécessite de modifier l'ordre des couches et peut réduire le nombre de couches de signaux disponibles.
Contraintes de fabrication et considérations DFM
Types de via et leur impact sur les coûts
L'empilement à 6 couches par défaut utilise exclusivement des vias traversants. Il s’agit de l’approche la plus rentable car elle ne nécessite qu’une seule passe de perçage et un seul cycle de placage. Les vias traversants dans une carte à 6 couches ont généralement une taille de perçage minimale de 0,2 mm (8 mils) et une taille de trou fini de 0,15 mm (6 mils), en fonction des capacités du fabricant.
Les vias aveugles et enterrés augmentent le nombre de couches du processus de stratification. Un via enterré entre L2 et L5 nécessite un cycle de stratification supplémentaire avant l'ajout des couches externes. Les vias borgnes de L1 à L2 ou L5 à L6 nécessitent un perçage laser et un laminage séquentiel. Chaque type de via supplémentaire ajoute des coûts et des délais de livraison.
Avant de spécifier des vias borgnes ou enterrés, demandez-vous si la conception les nécessite réellement. Dans de nombreux cas, un via traversant avec un foret de petite taille peut atteindre la même densité de routage à moindre coût. Si vous devez utiliser des vias borgnes ou enterrés, discutez de la capacité et du coût avec votre fabricant dès le début du processus de conception. L'article Problèmes DFM courants et comment les éviter dans la conception PCB couvre plus en détail les pièges liés aux vias.
Contrôle de l'épaisseur diélectrique et de l'impédance
L'épaisseur diélectrique entre une couche de signal et son plan de référence détermine la largeur de trace nécessaire pour une impédance cible. Les matériaux de préimprégnation et de noyau FR4 standard sont disponibles dans des épaisseurs spécifiques, généralement 3 mil, 4 mil, 5 mil et 6 mil. L'empilement du fabricant utilisera une combinaison de ces matériaux pour obtenir l'épaisseur totale du panneau.
Pour les traces à impédance contrôlée, vous devez spécifier l'impédance cible et la couche sur laquelle chaque réseau est acheminé. Le fabricant ajustera ensuite la largeur de trace pour atteindre l'impédance cible en fonction de l'épaisseur diélectrique réelle et des propriétés du matériau. C'est pourquoi vous ne devez pas supposer qu'une largeur de trace qui fonctionnait sur une carte précédente fonctionnera sur une nouvelle : l'épaisseur diélectrique peut différer.
IPC-4101 définit la spécification des matériaux stratifiés utilisés dans les PCB rigides, y compris les matériaux FR4 et haute fréquence. Lorsque vous discutez de votre empilement avec un fabricant, faites référence à la qualité de matériau IPC-4101 que vous attendez, telle que IPC-4101/21 pour la norme FR4 ou IPC-4101/99 pour les matériaux à faibles pertes.
Poids du cuivre et tolérance de gravure
Le poids du cuivre affecte à la fois l'impédance et la fabricabilité de votre carte. Les poids de cuivre standard sont de 0,5 oz (17,5 µm), 1 oz (35 µm) et 2 oz (70 µm). Le poids du cuivre sur les couches externes est généralement spécifié comme poids de base du cuivre avant le placage. Le placage traversant ajoute environ 0,5 à 1 once de cuivre aux couches externes et aux vias.
Pour les traces à impédance contrôlée, l'épaisseur du cuivre affecte l'impédance de la trace. Un cuivre plus épais réduit l'impédance pour une largeur de trace donnée. Le calculateur d'impédance du fabricant prendra en compte l'épaisseur finale du cuivre, placage compris. Si vous spécifiez 1 once de cuivre sur les couches externes, l'épaisseur finale du cuivre après placage peut être de 1,5 à 2 onces, ce qui modifie l'impédance.
> Practical note: When you request impedance control, the manufacturer will adjust trace widths to hit the target impedance based on their actual stack-up. Do not fix trace widths in your design rules unless you have already confirmed them with your manufacturer. A 50-ohm trace on one manufacturer's stack-up may be 7 mils, while on another it may be 8 mils.
Épaisseur et déformation du panneau
L'épaisseur totale d'une carte à 6 couches dépend des matériaux diélectriques et des poids en cuivre utilisés. Un panneau typique à 6 couches a une épaisseur de 1,6 mm (62 mils), ce qui est la norme de l'industrie. Cependant, vous pouvez spécifier des planches plus fines ou plus épaisses en fonction de vos contraintes mécaniques.
Les cartes plus fines (1,0 à 1,2 mm) sont plus légères et s'adaptent à des boîtiers plus étroits, mais elles sont plus sujettes à la déformation, en particulier avec une distribution asymétrique du cuivre. Les planches plus épaisses (2,0 à 2,4 mm) sont plus rigides et offrent un meilleur support mécanique, mais elles nécessitent des temps de perçage plus longs et peuvent avoir des rapports d'aspect plus élevés pour les vias.
Pour minimiser le gauchissement, maintenez la répartition du cuivre équilibrée entre les couches. Si L1 est fortement rempli de cuivre, assurez-vous que L6 a une couverture de cuivre similaire. Il en va de même pour L2 et L5, ainsi que pour L3 et L4. Un empilement déséquilibré peut provoquer une courbure ou une torsion de la carte après le brasage par refusion, ce qui peut entraîner des défauts d'assemblage. L'article SMT AOI couverture d'inspection explique comment les gauchissements et autres défauts sont détectés lors de l'assemblage.
Erreurs courantes qui entraînent des retouches lors de la révision DFM
Erreur 1 : ne pas spécifier les exigences d'impédance
De nombreux concepteurs supposent que le fabricant contrôlera automatiquement l'impédance sur toutes les traces. Ce n'est pas le cas. Le contrôle d'impédance nécessite une spécification explicite de l'impédance cible, de la couche et du nom du réseau pour chaque trace contrôlée. Si vous ne le précisez pas, le fabricant produira la carte avec des largeurs de trace standard, qui pourraient ne pas répondre à vos exigences en matière d'intégrité du signal.
Erreur 2 : ignorer la capacité d'empilement du fabricant
Chaque fabricant dispose d'un ensemble de stack-ups standards qu'il a déjà validés. Si vous concevez un empilement personnalisé qui ne correspond pas à ses matériaux standard, le fabricant devra peut-être commander des matériaux spéciaux, ce qui augmente les délais et les coûts. Avant de concevoir un empilement personnalisé, demandez à votre fabricant ses options d'empilement standard à 6 couches.
Erreur 3 : Routage des traces sur les divisions de plans
Si vous divisez le plan d'alimentation sur L4 en plusieurs domaines de tension, assurez-vous qu'aucune trace de signal sur L3 ou L5 ne traverse la division. Le franchissement d'une division de plan force le courant de retour à emprunter un chemin plus long, ce qui augmente la surface de la boucle et peut entraîner des problèmes d'intégrité du signal. Si vous devez traverser une division, utilisez un plan de masse sur la couche adjacente ou ajoutez des condensateurs d'assemblage à travers la division.
Erreur 4 : Utiliser des vias aveugles et enterrés sans justification
Les vias aveugles et enterrés sont souvent spécifiés par habitude ou parce qu'une conception antérieure les utilisait. Ils ajoutent des coûts et des délais de livraison importants. Examinez votre routage pour déterminer si les vias traversants peuvent obtenir le même résultat. Dans de nombreux cas, un petit via traversant (foret de 0,2 mm) peut être placé au même endroit qu'un via borgne.
Erreur 5 : ne pas demander de rapport de cumul
Demandez toujours un rapport d'empilement à votre fabricant avant de lancer la conception pour la production. Ce rapport montre l'ordre des couches, les matériaux et épaisseurs diélectriques, les poids du cuivre et les calculs d'impédance. Examinez-le attentivement pour vous assurer qu’il correspond à vos exigences de conception. Si le cumul du fabricant diffère de vos hypothèses, vos calculs d'impédance peuvent être erronés.
Liste de contrôle de révision et tableau de décision
Avant d'envoyer votre conception PCB à 6 couches à la fabrication, utilisez la liste de contrôle suivante pour vérifier votre empilement :
| Check Item | What to Verify | Pourquoi c'est important |
|---|---|---|
| Layer order | Signal-Ground-Signal-Power-Signal-Ground | Provides reference planes for all signal layers |
| Dielectric thickness | Confirm with manufacturer's stack-up report | Determines trace width for target impedance |
| Copper weight | Confirm base and finished copper weight | Affects impedance, current capacity, and cost |
| Impedance requirements | Specify target impedance, layer, and net names | Ensures controlled impedance on critical traces |
| Via type | Through-hole only unless justified | Blind/buried vias increase cost and lead time |
| Plane splits | No signal traces crossing splits | Prevents return current discontinuity |
| Copper balance | Symmetric copper distribution across layers | Minimizes warpage during reflow |
| Material grade | IPC-4101 grade for laminate | Ensures consistent dielectric properties |
| Test coupons | Request impedance test coupons | Verifies impedance after fabrication |
Table de décision pour la sélection par cumul
| Design Condition | Recommended Stack-Up | Rationale |
|---|---|---|
| Digital logic, <10 Gbps, single power rail | Default 1-2-1-2-1 | Lowest cost, adequate SI/PI |
| Mixed analog/digital, sensitive analog section | Modified with split power plane or additional ground | Isolates noise sources |
| 25 Gbps+ serial links | Thin dielectrics on outer layers, low-loss laminate | Tight impedance control, reduced loss |
| High current, power distribution | Increased copper weight on power plane | Prevents voltage drop and heating |
| Dense routing, BGA with fine pitch | Consider blind vias on outer layers | Improves routing density, higher cost |
Questions à poser à votre fabricant
Lorsque vous êtes prêt à envoyer votre conception à 6 couches en fabrication, posez les questions suivantes à votre fabricant :
1. What is your standard 6-layer stack-up? Ask for the exact layer order, dielectric materials, and thicknesses. Compare this with your design assumptions.
2. What dielectric thickness tolerance do you hold? A ±10% tolerance on a 4-mil dielectric means the impedance can vary by approximately ±5%. This may be acceptable for some designs but not for others.
3. What copper weights do you offer for inner and outer layers? Confirm that your specified copper weight is available and understand the finished copper thickness after plating.
4. Can you control impedance to ±10% or better? Most manufacturers can achieve ±10% impedance tolerance, but some can achieve ±5% with tighter process control. This may affect cost.
5. Do you provide impedance test coupons? Test coupons are small test structures on the panel that are measured after fabrication to verify impedance. This is essential for high-speed designs.
6. What is your capability for blind and buried vias? If your design requires them, confirm the minimum drill size, aspect ratio, and additional cost.
7. What laminate materials do you stock? If you need low-loss materials, confirm availability and lead time. Standard FR4 is always available, but specialty materials may need to be ordered.
8. What is your standard board thickness tolerance? A 1.6 mm board typically has a tolerance of ±10%. If your mechanical enclosure requires tighter tolerance, discuss this with the manufacturer.
Pour une perspective plus large sur la sélection d'un partenaire de fabrication, consultez notre guide sur comment choisir un fabricant PCB fiable pour votre projet. La même diligence raisonnable s'applique à la vérification de la capacité d'empilement et à l'évaluation de la qualité globale de la fabrication.
Considérations relatives à la fiabilité et à la qualification
IPC-6012 et qualification du conseil d'administration
IPC-6012 est la spécification de qualification et de performance pour les PCB rigides. Il définit les exigences relatives à l'inspection finale des cartes, notamment l'espacement des conducteurs, l'épaisseur du placage et la soudabilité. Lorsque vous recevez vos cartes à 6 couches, elles doivent répondre aux exigences IPC-6012 Classe 2 ou Classe 3, selon votre application. La classe 3 est destinée aux applications de haute fiabilité telles que les dispositifs médicaux et les systèmes aérospatiaux.
Le cumul que vous choisissez affecte votre capacité à répondre aux exigences de IPC-6012. Par exemple, si vous utilisez un diélectrique très fin (2 mil) entre une couche de signal et son plan de référence, le fabricant doit s'assurer que le diélectrique résiste à la contrainte de tension sans claquage. Ceci est testé dans le cadre du processus de qualification.
Tests de matériaux et IPC-TM-650
IPC-TM-650 est le manuel des méthodes de test utilisé pour évaluer les matériaux stratifiés et les panneaux finis. Les tests comprennent la mesure de la constante diélectrique et du facteur de dissipation, la résistance au pelage et les tests de contrainte thermique. Si vous utilisez un stratifié non standard, demandez à votre fabricant les données de test de ces méthodes pour confirmer que le matériau répond à vos exigences.
Pour la norme FR4, la constante diélectrique est typiquement spécifiée à 1 MHz et 1 GHz. La valeur à 1 GHz est plus pertinente pour la conception numérique à haut débit. Un FR4 typique a une constante diélectrique de 4,2 à 4,5 à 1 GHz, avec un facteur de dissipation de 0,015 à 0,020. Les matériaux à faibles pertes ont des facteurs de dissipation inférieurs à 0,005, ce qui réduit l'atténuation du signal aux hautes fréquences.
Considérations sur l'assemblage
L'empilement affecte également le rendement de l'assemblage. Une carte présentant un gauchissement excessif peut provoquer des défauts de soudure, en particulier pour les grands BGA et QFN. L'article processus de fabrication flex PCB traite des principes de stratification et de sélection des matériaux qui s'appliquent également aux cartes rigides, en particulier en ce qui concerne l'équilibre du cuivre et la gestion thermique.
Lors du soudage par refusion, la carte se dilate et se contracte avec la température. Un empilement équilibré avec une distribution symétrique du cuivre minimise le gauchissement. Si votre conception comporte du cuivre lourd d'un côté et du cuivre léger de l'autre, envisagez d'ajouter une coulée de cuivre du côté opposé pour équilibrer la masse thermique.
Chez Omini, nous examinons les conceptions d'empilage dans le cadre de notre vérification DFM avant la production. Nous vérifions que l'ordre des couches, les matériaux diélectriques et les poids en cuivre peuvent être fabriqués et que les exigences d'impédance sont réalisables. Cet examen fait partie de notre processus standard pour les cartes à 6 couches et à nombre de couches supérieur.
Vérification finale avant la sortie
Avant de lancer votre conception à 6 couches en fabrication, effectuez les étapes de vérification suivantes :
1. Confirm the layer order matches your design intent. A single layer swap can render the board non-functional.
2. Verify that all impedance-controlled nets are specified with target impedance, layer, and net name. Check that the trace widths in your layout match the manufacturer's recommended values.
3. Review the drill file to confirm that all vias are through-hole unless you have explicitly specified blind or buried vias. Check that the minimum drill size is within the manufacturer's capability.
4. Check for plane splits under high-speed traces. Use your CAD tool to visualize the reference plane beneath each critical trace.
5. Request a stack-up report from your manufacturer before production. Compare it with your design assumptions and flag any discrepancies.
6. Request impedance test coupons on the panel. These are low-cost additions that verify the impedance after fabrication and provide traceability for your quality records.
En suivant ce processus, vous pouvez sélectionner un empilement à 6 couches qui répond à vos exigences de performances sans payer pour une complexité de fabrication inutile. Le cumul par défaut 1-2-1-2-1 constitue le bon choix pour la plupart des conceptions, et les écarts doivent être justifiés par des exigences techniques spécifiques.
> Engineering handoff note: How to Evaluate HDI Microvia Aspect Ratio Risk Before PCB Fabrication before the release package is frozen.
> Engineering handoff note: How to Evaluate High-Speed PCB Signal Integrity Risk Before Fabrication before the release package is frozen.