Comment évaluer le risque d'intégrité du signal PCB à grande vitesse avant la fabrication

Réponse directe

Évaluez le risque d'intégrité du signal PCB à grande vitesse avant la fabrication en examinant l'empilement, les propriétés des matériaux, les transitions et les règles de conception pour la fabrication (DFM) par rapport à votre impédance cible, votre budget de perte et votre temps de montée. Une liste de contrôle de préfabrication structurée détecte les problèmes de réflexion, de diaphonie et d'inclinaison tandis que la conception est toujours modifiable, évitant ainsi des réessais coûteux et des échecs sur le terrain.

---

Pourquoi l'examen de l'intégrité du signal avant fabrication est important

Les défaillances d’intégrité du signal sont coûteuses à réparer après la fabrication. Une carte qui réussit les tests électriques en simulation mais échoue en production remonte souvent à des hypothèses formulées lors de la phase de conception : des hypothèses concernant les tolérances des matériaux, la rugosité du cuivre ou un comportement que le fabricant ne peut pas compenser sans votre contribution.

L'examen de préfabrication est votre dernière chance d'aligner l'intention de conception avec la réalité de fabrication. À ce stade, vous pouvez toujours ajuster l'empilement, modifier les matériaux, ajouter des exigences de contrôle d'impédance ou modifier les structures. Une fois les Gerber et les fichiers de forage publiés, les changements signifient de nouveaux outils, de nouveaux délais et de nouveaux coûts.

L'examen doit se concentrer sur cinq domaines : la conception de l'empilement, la sélection des matériaux, les transitions via les transitions, la conformité DFM et les exigences de test. Chaque zone correspond à des risques spécifiques en matière d’intégrité du signal qui sont mesurables et exploitables avant le début de la fabrication.

---

Conception d'empilage : la base du contrôle d'impédance

L'empilement détermine l'impédance caractéristique de chaque trace sur la carte. Si l'empilement est erroné, aucune discipline de routage ne corrigera les réflexions et la dégradation du signal qui en résultent.

Épaisseur et espacement diélectriques

Pour une trace microruban, l'impédance caractéristique dépend de la largeur de la trace, de l'épaisseur du cuivre et de la distance par rapport au plan de référence ci-dessous. Pour la stripline, la distance par rapport aux deux plans de référence est importante. Une erreur courante consiste à supposer que l'épaisseur de préimprégné standard du fabricant produira l'impédance cible sans vérification.

Demandez le calculateur d'impédance du fabricant ou fournissez votre propre empilement avec des valeurs explicites d'épaisseur diélectrique. Spécifiez la plage d'impédance cible (par exemple, 50 Ω ± 10 % pour une extrémité asymétrique, 100 Ω ± 10 % pour une différentielle) et demandez au fabricant de confirmer qu'il peut atteindre cette plage avec les matériaux disponibles.

Poids du cuivre et son effet sur l'impédance

Le poids du cuivre affecte l'impédance de deux manières : un cuivre plus épais réduit la largeur de trace effective pour une compensation de gravure donnée et modifie l'épaisseur diélectrique après laminage. Une trace de cuivre de 1 oz (35 µm) se comporte différemment d'une trace de 2 oz (70 µm) de même largeur nominale.

Pour les signaux à grande vitesse, standardisez sur du cuivre de 1 once ou plus léger, à moins que les exigences de transport de courant n'exigent plus. Si vous avez besoin de cuivre plus lourd pour les plans de puissance, conservez les couches de signaux sur du cuivre plus léger et séparez les zones d'empilement d'alimentation et de signal.

Continuité du plan de référence

Chaque trace de signal à grande vitesse nécessite un plan de référence continu directement adjacent à elle. Les espaces dans le plan de référence, provoqués par des plans divisés, des fossés ou des trous de dégagement excessifs, forcent le courant de retour à faire un détour, créant ainsi une inductance et un rayonnement.

Examinez l'empilement pour vous assurer que chaque couche de signal possède un plan de référence ininterrompu. Si vous devez diviser un plan pour différents domaines de tension, acheminez les signaux à grande vitesse sur la partie solide et utilisez des condensateurs d'assemblage à proximité de la division pour fournir un chemin de retour.

---

Sélection des matériaux : tangente de perte et constante diélectrique

Les propriétés des matériaux dominent la perte haute fréquence. La norme FR-4 a une tangente de perte d'environ 0,020 à 1 GHz, qui devient significative pour les traces de plus de quelques pouces à des débits de données supérieurs à 1 Gbit/s. Pour des vitesses plus élevées, vous avez besoin de stratifiés à faibles pertes.

Tangente de perte et débit de données

La tangente de perte détermine la quantité d'énergie que le diélectrique absorbe lors de la propagation du signal. À 10 Gbit/s, une trace de 10 pouces sur la norme FR-4 peut perdre 6 à 8 dB, ce qui peut dépasser la capacité d'égalisation de votre récepteur. Les matériaux à faibles pertes comme Megtron 6, la série Rogers 4000 ou Isola I-Speed ​​ont des tangentes de perte comprises entre 0,002 et 0,010, réduisant les pertes de 3 à 5×.

Faites correspondre le matériau à votre débit de données et à la longueur de la trace. Pour les traces courtes (< 3 pouces) à des vitesses modérées (< 5 Gbit/s), FR-4 est généralement suffisant. Pour les traces longues ou les débits de données élevés, spécifiez un stratifié à faible perte et vérifiez que le fabricant le stocke.

Tolérance constante diélectrique

La constante diélectrique (Dk) détermine la vitesse de propagation et, avec la géométrie de la trace, l'impédance caractéristique. FR-4 a un Dk qui varie de 4,2 à 4,8 selon la teneur en résine et la fréquence. Cette variation modifie l'impédance et la synchronisation des signaux.

Pour les budgets de timing serrés, spécifiez un stratifié avec une tolérance Dk contrôlée. De nombreux stratifiés à grande vitesse offrent une tolérance Dk de ±0,05 ou mieux, contre ±0,2 pour la norme FR-4. Le fabricant doit fournir la valeur Dk qu'il utilise pour les calculs d'impédance et vous devez vérifier qu'elle correspond à vos hypothèses de simulation.

Rugosité du cuivre et effet peau

Aux hautes fréquences, le courant se concentre à la surface de la trace de cuivre. Les surfaces en cuivre rugueuses augmentent la résistance effective, ajoutant une perte qui évolue avec la fréquence. Le cuivre électrodéposé standard (ED) a une rugosité de 2 à 5 µm RMS, qui devient significative au-dessus de 10 GHz.

Pour les conceptions à grande vitesse, spécifiez du cuivre à profil bas ou laminé. Le fabricant peut également utiliser une feuille plus lisse sur les couches externes où s'étendent les traces de microrubans. Il s’agit d’une décision de choix de matériaux qui doit être prise avant la fabrication et non après.

---

Via les transitions : stubs, anti-Pads et chemins de retour

Les vias sont la source la plus courante de problèmes d'intégrité du signal dans les conceptions à grande vitesse. Une transition via introduit une discontinuité dans la ligne de transmission : un changement d'impédance qui provoque des réflexions et un tronçon qui résonne à certaines fréquences.

Via la longueur du stub

Un via stub est la partie inutilisée du via barillet située sous la couche de signal. Aux fréquences où la longueur du tronçon est d'un quart de longueur d'onde, le tronçon agit comme un tronçon en circuit ouvert, créant une encoche dans la réponse de perte d'insertion. Pour un signal de 10 Gbit/s, un tronçon plus long qu'environ 100 mils (2,5 mm) peut entraîner une perte importante à la fréquence fondamentale.

Les options d'atténuation des vias incluent le contre-perçage (retrait du canon inutilisé), l'utilisation de vias borgnes ou enterrés, ou le routage sur des couches qui minimisent la longueur des talons. Le contre-perçage augmente les coûts et nécessite que le fabricant en ait la capacité. Les vias aveugles et enterrés augmentent le nombre de couches et la complexité de fabrication.

Conception Anti-Pad

L'anti-patin est le trou de dégagement dans le plan de référence autour du canon via. Son diamètre détermine l'impédance de la transition via. Un anti-pad trop petit crée une capacité excessive ; trop grand crée une inductance excessive.

Pour une transition via de 50 Ω, le diamètre de l'anti-pastille doit généralement être 2,5 à 3,5 fois le diamètre du foret via, en fonction de l'épaisseur diélectrique et de la taille de la pastille via. Utilisez un solveur de champ 3D ou le calculateur d'impédance du fabricant pour vérifier la taille de l'anti-pad pour votre empilement spécifique.

Via le chemin de retour

Le courant de retour doit passer d'un plan de référence à un autre lorsque le signal change de couche. Si le via n'a pas de chemin de retour adjacent, le courant de retour emprunte un chemin plus long, créant une inductance et un bruit de mode commun.

Placez un via de terre à moins de 100 mils (2,5 mm) de chaque signal via qui change les plans de référence. Pour les paires différentielles, placez le via de terre symétriquement entre les deux vias de signal. Il s'agit d'une règle d'implantation qui doit être vérifiée avant la fabrication, car l'ajout de vias a posteriori n'est pas possible.

---

DFM Règles : largeur de trace, espacement et dégagement

Les règles de conception pour la fabrication affectent directement l’intégrité du signal. La largeur et l'espacement minimum des traces du fabricant déterminent les valeurs d'impédance réalisables, et les règles de dégagement affectent la diaphonie et l'intégrité du plan.

Possibilité de largeur de trace et d'impédance

La largeur de trace minimale du fabricant définit une limite inférieure sur l'impédance que vous pouvez atteindre pour une épaisseur diélectrique donnée. Pour un microruban de 50 Ω avec une épaisseur diélectrique de 4 mils, la largeur de trace doit être d'environ 8 mils. Si le minimum du fabricant est de 4 mils, vous avez la possibilité de vous ajuster. Si le minimum est de 6 mils, vous devez augmenter l'épaisseur diélectrique ou accepter une impédance inférieure.

Examinez le tableau des capacités du fabricant avant de finaliser l'empilement. Demandez leur largeur de trace minimale, leur espacement minimum et la plage d'impédance qu'ils peuvent garantir. Si l'impédance de votre cible dépasse ses capacités, ajustez le stackup ou la cible.

Espacement et diaphonie

La diaphonie entre traces adjacentes dépend de l'espacement par rapport à l'épaisseur diélectrique. La règle des 3 W (espacer les traces d'au moins 3 fois la largeur de la trace) est une ligne directrice approximative, mais l'exigence réelle dépend de la longueur de couplage et du temps de montée du signal.

Pour les paires différentielles à grande vitesse, l'espacement au sein de la paire est défini par l'impédance différentielle cible. L'espacement entre les paires doit être au moins 2 fois supérieur à l'espacement des paires pour limiter la diaphonie. Examinez la disposition pour vous assurer que ces règles d'espacement sont respectées et vérifiez que le fabricant peut respecter les tolérances requises.

Autorisation et intégrité du plan

Les règles de dégagement pour les vias et les composants traversants affectent l'intégrité du plan de référence. De grands trous de dégagement dans le plan de masse créent des espaces qui perturbent les chemins de retour du courant. Si un via doit traverser un plan, le trou de dégagement crée un espace annulaire qui peut poser problème si le via est proche d'une trace à grande vitesse.

Coordonnez-vous avec le fabricant sur les valeurs de dégagement. L'exigence minimale de la bague annulaire définit la taille du tampon de via, ce qui affecte à son tour la taille du trou de dégagement. Un tampon plus grand permet un jeu plus petit pour une taille de foret donnée, préservant ainsi plus de cuivre plan.

---

Exigences de test : coupons et rapports d'impédance

La seule façon de vérifier que la carte fabriquée répond à vos exigences en matière d'intégrité du signal est de la tester. Les coupons de test d'impédance sur le panneau de production permettent au fabricant de mesurer l'impédance caractéristique des traces représentatives.

Conception et placement des coupons

Le coupon doit reproduire la géométrie d'empilement et de trace de la conception réelle. Il doit inclure des traces pour chaque cible d'impédance (par exemple, 50 Ω asymétrique, 100 Ω différentiel) et être placé sur le panneau de production dans une zone qui subit le même traitement que le produit.

Précisez l'emplacement du coupon et le nombre de coupons par panneau. Une pratique courante consiste à utiliser un coupon par bord de panneau, mais pour une production en grand volume, vous souhaiterez peut-être placer des coupons à plusieurs endroits pour détecter les variations de processus à travers le panneau.

Méthode de test et critères d'acceptation

Le fabricant utilise généralement la réflectométrie dans le domaine temporel (TDR) pour mesurer l'impédance des traces du coupon. Les critères d'acceptation doivent correspondre à votre tolérance de conception. Si vous avez spécifié 50 Ω ± 10 %, l'impédance mesurée doit être comprise entre 45 et 55 Ω.

Demandez au fabricant de fournir le rapport de test d'impédance avec l'envoi. Le rapport doit inclure l'impédance mesurée pour chaque trace de coupon, la méthode de test et les données d'étalonnage. Examinez le rapport avant d’accepter les tableaux.

Tests supplémentaires pour les signaux à grande vitesse

Pour les conceptions à très grande vitesse, les tests d'impédance peuvent ne pas être suffisants. Vous devrez peut-être spécifier des tests supplémentaires tels que la mesure de la perte d'insertion, la mesure de la perte de retour ou le test du diagramme oculaire sur un canal représentatif. Ces tests nécessitent un équipement spécialisé et augmentent les coûts, mais ils permettent une vérification directe des performances d'intégrité du signal.

Discutez des exigences de test avec le fabricant pendant l'étape RFQ. Tous les fabricants n'ont pas la capacité d'effectuer des mesures à haute fréquence, et ceux qui le possèdent peuvent avoir des fréquences et des méthodes de test différentes.

---

Exemple pratique : examen d'un canal SerDes à 10 Gbit/s

Considérez une conception avec un canal SerDes de 10 Gbit/s s'étendant à 8 pouces (200 mm) d'un connecteur à un ASIC. L'impédance cible est de 100 Ω différentielle et le budget de perte est de 10 dB à 5 GHz.

Examen du stackup

L'empilement initial utilise la norme FR-4 avec un préimprégné de 4 mil entre la couche de signal et le plan de masse. La paire différentielle est acheminée avec une largeur de trace de 5 mil et un espacement de 8 mil. Le calculateur d'impédance du fabricant montre que cela produit une impédance différentielle de 100 Ω, mais la tangente de perte de 0,020 donne une perte estimée de 8 dB sur 8 pouces à 5 GHz, dans les limites du budget mais sans marge.

Le passage à un stratifié à faible perte avec une tangente de perte de 0,008 réduit la perte estimée à 3 dB, offrant ainsi une marge de 7 dB. Le fabricant confirme qu'il stocke le matériau et peut le traiter avec le même empilement.

Via la révision de la transition

Le canal SerDes change de couche une fois, à l'aide d'un via traversant. La longueur du via est de 40 mils (1 mm), ce qui est acceptable pour 10 Gbit/s. Le diamètre anti-tampon est de 28 mils pour un foret de 12 mil, ce qui, selon la calculatrice du fabricant, produit un différentiel de 100 Ω via la transition. Un via de terre est placé à 50 mils de la paire de vias de signal pour fournir le chemin de retour.

Examen DFM

La largeur de trace minimale du fabricant est de 4 mils, donc les traces de 5 mil sont dans les limites de leurs capacités. L'espacement minimum est de 4 mils, donc l'espacement des paires de 8 mil et l'espacement paire à paire de 15 mil sont acceptables. L'exigence de l'anneau annulaire est de 3 mils, donc le via de 12 mil avec un tampon de 18 mil répond à l'exigence.

Exigences des tests

Le RFQ spécifie un coupon d'impédance par panneau, avec des traces pour 100 Ω différentiel et 50 Ω asymétrique. Les critères d'acceptation sont 100 Ω ± 10 % et 50 Ω ± 10 %. Le fabricant fournira un rapport de test TDR avec chaque expédition.

Cet examen détecte le problème matériel avant la fabrication, évitant ainsi une carte qui aurait une perte marginale de performances. Les vérifications via et DFM confirment que la conception est réalisable et les exigences de test garantissent que les cartes fabriquées répondent aux objectifs d'impédance.

---

Erreurs courantes et comment les éviter

En supposant que la norme FR-4 soit suffisante

La norme FR-4 fonctionne pour de nombreuses conceptions, mais pas pour toutes. Si votre débit de données est supérieur à 5 Gbit/s ou si vos traces mesurent plus de quelques centimètres, vérifiez le budget de perte avec les propriétés réelles du matériau. Le matériau standard du fabricant peut avoir une tangente de perte différente de la valeur de la fiche technique.

Ignorer la rugosité du cuivre

La rugosité du cuivre ajoute une perte qui n'est pas capturée dans un simple calcul de tangente de perte. Si votre conception est sensible aux pertes, spécifiez du cuivre à profil bas et vérifiez que le fabricant peut le fournir. La différence peut être de 1 à 2 dB sur une longue trace.

Ne pas vérifier le calculateur d'impédance du fabricant

Les fabricants utilisent différents calculateurs d'impédance avec différentes hypothèses sur les propriétés des matériaux et les facteurs de gravure. Si vous utilisez votre propre calculatrice et que le fabricant utilise la sienne, les résultats peuvent différer. Fournissez votre stackup et votre impédance cible au fabricant et demandez-lui de confirmer leurs valeurs calculées.

Oublier le chemin de retour des vias

Un via de signal sans via de terre à proximité crée une grande zone de boucle et augmente l'inductance. Il s'agit d'une erreur courante dans les conceptions denses où les vias de terre sont rares. Vérifiez chaque signal via qui change les plans de référence et assurez-vous qu'un via de masse se trouve à moins de 100 mils.

Ne pas spécifier les exigences de test

Si vous ne spécifiez pas de coupons de test d'impédance ni de critères d'acceptation, le fabricant risque de ne pas tester du tout. Les cartes peuvent toujours fonctionner, mais vous n'avez aucune vérification que l'impédance atteint votre objectif. Spécifiez toujours les exigences de test dans le RFQ.

---

Quand impliquer le fabricant

Impliquez le fabricant dès le début du processus de conception, et non une fois la mise en page terminée. Un bon fabricant peut fournir des recommandations d'empilement, des résultats de calculateur d'impédance et des commentaires DFM qui permettent d'économiser du temps et de l'argent.

Au minimum, contactez le fabricant lorsque vous disposez d'un empilement préliminaire et d'une impédance cible. Demandez-leur de confirmer que l'empilement est fabriquable, que les objectifs d'impédance sont réalisables et que les matériaux sont disponibles. Cette conversation devrait avoir lieu avant de finaliser la mise en page.

Pour les conceptions complexes, envisagez une révision de la conception avec le fabricant. De nombreux fabricants proposent ce service, qui peut détecter les problèmes omis par votre examen interne. Le coût d’une révision de conception est faible par rapport au coût d’une relance.

---

Liste de contrôle pour l’examen de l’intégrité du signal avant fabrication

Utilisez cette liste de contrôle avant de lancer les Gerbers en fabrication :

Travaillez sur chaque élément et documentez les résultats. Si un élément est incertain, contactez le fabricant pour obtenir des éclaircissements avant de publier la conception.

---

Considérations connexes pour les conceptions avancées

Pour les conceptions avec des débits de données très élevés ou un routage dense, des facteurs supplémentaires entrent en jeu. Les principes exposés dans cet article s'appliquent à la plupart des conceptions à grande vitesse, mais les conceptions avancées peuvent nécessiter une analyse plus sophistiquée.

Pour obtenir des conseils sur l'évaluation des risques technologiques avancés PCB, y compris la sélection de matériaux pour des fréquences plus élevées et des tolérances plus strictes, consultez notre article sur Comment évaluer les risques technologiques avancés PCB liés à la haute vitesse PCB et aux tendances en matière d'intégrité. Cela couvre les compromis entre les différentes familles de stratifiés et l'impact des variations de processus sur l'intégrité du signal.

Si votre conception utilise des microvias ou des structures HDI, l'analyse des transitions via devient plus complexe. Les microvias ont des caractéristiques de tronçon différentes et nécessitent différentes conceptions anti-pad. Notre guide sur Comment évaluer le risque lié au rapport d'aspect des microvias HDI avant la fabrication de PCB explique les risques spécifiques et les méthodes de vérification de ces structures.

Pour une compréhension plus approfondie de la manière dont les choix de stackup affectent l'intégrité du signal, l'article sur PCB Stack-Up and Signal Integrity for High-Speed ​​Boards fournit une comparaison détaillée des différentes configurations de stackup et leur impact sur l'impédance, la perte et la diaphonie.

Lorsque la conception passe à l'assemblage, des problèmes d'intégrité du signal peuvent également survenir lors du placement et de la soudure des composants. L'article sur Comment évaluer le risque d'assemblage SMT à partir des tendances de fabrication et d'approvisionnement PCB couvre les risques côté assemblage qui interagissent avec la conception de l'intégrité de votre signal.

Pour les conceptions utilisant un packaging avancé ou un traitement thermique, l'interaction entre la contrainte thermique et l'intégrité du signal devient pertinente. Notre guide sur Comment évaluer le risque d'assemblage SMT lié aux tendances du FOPLP et du traitement thermique explique comment les profils thermiques affectent les propriétés des matériaux et via la fiabilité.

---

Travailler avec un partenaire de fabrication

Un partenaire de fabrication fiable peut réduire considérablement le risque d’intégrité du signal. Lors de l'évaluation d'un fabricant, renseignez-vous sur son expérience en matière de conceptions à grande vitesse, sa capacité de test d'impédance et son inventaire de matériaux. Un fabricant qui stocke les matériaux à faibles pertes dont vous avez besoin et dispose de l'équipement de test pour vérifier l'impédance est un partenaire précieux.

Chez Omini, nous travaillons avec des fabricants spécialisés dans la production PCB à grande vitesse. Nous aidons nos clients à naviguer dans le processus de conception d’empilage, de sélection des matériaux et d’exigences de test. Notre rôle est de combler le fossé entre l'intention de conception et la réalité de fabrication, en garantissant que les cartes que vous recevez répondent à vos exigences en matière d'intégrité du signal.

L'examen de préfabrication n'est pas qu'une simple formalité : c'est une étape critique du processus de conception. En suivant la liste de contrôle et en impliquant le fabricant dès le début, vous pouvez détecter les problèmes d'intégrité du signal avant qu'ils ne deviennent des problèmes coûteux. Le temps consacré à l'examen est faible par rapport au coût d'une relance ou d'un échec sur le terrain.