Direkte Antwort
Bewerten Sie das PCB Fertigungsrisiko aufgrund von Automobil- und ADAS-Trends, indem Sie Ihre Stapelsymmetrie, Materialauswahl, Impedanzkontrollstrategie und Fertigungstoleranzen anhand der thermischen und mechanischen Anforderungen der Fahrzeugelektronik prüfen. Höhere Schichtzahlen, Mixed-Signal-Routing und weite Temperaturbereiche offenbaren Schwächen beim Kupferausgleich, der dielektrischen Stabilität und der Durchkontaktierungszuverlässigkeit, die bei kommerziellen PCB-Standarddesigns selten auftreten.
---
Warum Automobil- und ADAS-Anforderungen das Risikoprofil verändern
Automobil- und ADAS-Boards sind nicht einfach nur dichtere Versionen der Unterhaltungselektronik. Sie werden in Umgebungen eingesetzt, in denen Temperaturschwankungen, Vibrationen und Leistungswechsel kontinuierlich und stark auftreten. Ein Radarmodul in der Nähe der vorderen Stoßstange kann Innentemperaturen von -40 °C bis über 125 °C erkennen. Ein Motorsteuergerät befindet sich neben Wärmequellen, die den Standard FR-4 mit der Zeit verschlechtern würden. Diese Bedingungen zwingen zu Designentscheidungen, die sich direkt auf die Herstellbarkeit auswirken.
Der erste Risikofaktor ist die Anzahl der Schichten. ADAS-Prozessoren, Sensor-Fusion-Boards und Kameramodule erfordern häufig 8 bis 16 Schichten, um serielle Hochgeschwindigkeitsschnittstellen, Stromversorgungsebenen und Steuersignale im gleichen Footprint zu leiten. Jedes zusätzliche Schichtpaar erhöht die Wahrscheinlichkeit von Schwankungen der Dielektrikumsdicke, Registrierungsfehlern und Fehlstellen in der Laminierung. Der Hersteller muss den Prepreg-Fluss, die Rauheit der Kupferfolie und die Parameter des Presszyklus innerhalb engerer Fenster als bei einer standardmäßigen 4-Lagen-Platte kontrollieren.
Der zweite Faktor ist das Materialverhalten. Standard FR-4 hat eine Glasübergangstemperatur (Tg) von etwa 130–140 °C. Für Automobilplatinen sind häufig Laminate mit mittlerer Tg (150–170 °C) oder hoher Tg (170–180 °C) vorgesehen, um wiederholte Temperaturwechsel ohne Delaminierung zu überstehen. Materialien mit höherer Tg können jedoch spröder, schwieriger sauber zu bohren und empfindlicher gegenüber Feuchtigkeitsaufnahme vor dem Löten sein. Die Wahl des Laminats verschiebt auch die Dielektrizitätskonstante (Dk) und den Verlustfaktor (Df), wodurch sich die Impedanzberechnungen ändern.
Der dritte Faktor ist die Signalintegrität. ADAS-Systeme nutzen LVDS-, PCIe-, Gigabit-Ethernet- und MIPI-Schnittstellen, die mit Geschwindigkeiten laufen, bei denen eine Impedanzfehlanpassung Reflexionen und elektromagnetische Störungen verursacht. Enge Impedanztoleranzen (±5 % oder ±7 %) erfordern eine präzise Kontrolle der Leiterbahnbreite, des dielektrischen Abstands und des Kupfergewichts. Dadurch stoßen die Fertigungsmöglichkeiten an ihre Grenzen, insbesondere bei Außenschichten, bei denen die Dicke der Lötstoppmaske die Impedanz beeinflusst.
Weitere Informationen dazu, wie Design-Automatisierungstools diese Risikofaktoren beeinflussen, finden Sie unter How to Evaluate PCB Manufacturing Risk from Electronic Design Automation and Automotive Trends.
---
Stapelsymmetrie und Kupferausgleich als primäres Risikotor
Die häufigste Ursache für Verzug und Laminierungsversagen im Automobilbereich ist ein unausgeglichener Aufbau. Wenn die Kupferverteilung zwischen den Schichten erheblich variiert, entwickelt die Platine während der Laminierung innere Spannungen. Nach dem Abkühlen manifestiert sich diese Spannung als Biegung und Verdrehung. Auf einer großen ADAS-Platine – sagen wir 200 mm x 150 mm mit 12 Schichten – kann bereits ein Kupferungleichgewicht von 10 % zu sichtbaren Verwerfungen führen, die die Ebenheitsanforderungen von IPC-6012 nicht erfüllen.
Der Kupferausgleich ist aus drei Gründen wichtig:
1. Lamination pressure distribution: Uneven copper means the prepreg resin flows differently across the panel. Thin copper areas allow more resin to escape, creating thickness variation. 2. Thermal expansion mismatch: Copper has a lower coefficient of thermal expansion (CTE) than laminate. Unbalanced layers pull the board in different directions during reflow and thermal cycling. 3. Plating uniformity: Through-hole plating thickness depends on current density, which is affected by the amount of copper on the surface. Imbalanced layers can cause thin plating in via barrels.
Ein praktischer Überprüfungsschritt besteht darin, die Kupferfläche pro Schicht zu berechnen und benachbarte Schichtpaare zu vergleichen. Eine gute Faustregel besteht darin, die Kupferverteilung zwischen symmetrischen Schichten innerhalb von 10–15 % zu halten. Wenn Ihr Design auf Schicht 2 eine feste Masseebene und auf Schicht 11 eine dünne Signalschicht aufweist, wird der Hersteller dies wahrscheinlich während DFM kennzeichnen.
Das Kreuzschraffieren großer Kupferflächen ist eine Lösung. Eine weitere Möglichkeit ist das Hinzufügen von Dummy-Kupferfüllungen auf spärlichen Schichten. Diese Füllungen müssen jedoch isoliert oder mit dem richtigen Netz verbunden werden, um die Entstehung von Antennen oder Kopplungspfaden zu vermeiden. Bei Hochgeschwindigkeitssignalen sollte das Dummy-Kupfer mindestens das 3- bis 5-fache der Dielektrikumsdicke von kritischen Leiterbahnen entfernt sein, um Impedanzstörungen zu vermeiden.
Die gleiche Kupferausgleichslogik gilt für die von Ihnen verwendeten Design-Tools. Wenn Sie mit EasyEDA arbeiten, prüfen Sie, wie das Werkzeug mit Kupferguss und thermischen Entlastungen umgeht. Werkzeugspezifische Überlegungen finden Sie unter So bewerten Sie das PCB-Herstellungsrisiko anhand von PCB-Design- und EasyEDA-Trends.
---
Materialauswahl: Laminat und Oberflächenbeschaffenheit an die Umgebung anpassen
Bei der Materialauswahl wird das Risiko im Automobilbereich am häufigsten unterschätzt. Das Laminat muss seine elektrischen Eigenschaften über den gesamten Betriebstemperaturbereich hinweg beibehalten, nicht nur bei Raumtemperatur. Dk-Drift mit der Temperatur führt zu Impedanzverschiebungen, die ein 100-Ω-Differenzialpaar aus seinem Toleranzfenster bringen können, wenn sich die Platine erwärmt.
Bei ADAS-Boards beginnt die Materialentscheidung mit dem Dk/Df-Ziel. Digitale Hochgeschwindigkeitssignale über 1 Gbit/s profitieren von verlustarmen Materialien wie Megtron 6, Rogers oder PTFE-basierten Laminaten. Diese Materialien sind jedoch teurer, schwieriger zu verarbeiten und erfordern andere Bohr- und Plasmareinigungsschritte. Bei einer 10-lagigen Platte kann der Materialkostenunterschied zwischen FR-4 und einem Laminat mit mittlerem Verlust das 2- bis 3-fache betragen.
Für eine materialspezifische Risikobewertung lesen Sie How to Evaluate PCB Materials Risk from PCB Manufacturing and PTFE Trends, um zu verstehen, wie exotische Laminate die Herstellungsparameter verändern.
Die Oberflächenbeschaffenheit ist die zweite Materialentscheidung. Automobilplatinen verwenden üblicherweise:
- ENIG (Electroless Nickel Immersion Gold): Gut für Ebenheit, Drahtbonden und mehrere Reflow-Zyklen. Die Nickelschicht bildet eine Barriere gegen die Diffusion von Kupfer. Risiko: Ausfall des schwarzen Pads, wenn der Immersionsgoldprozess nicht kontrolliert wird.
- ENEPIG (Electroless Nickel Electroless Palladium Immersion Gold): Fügt eine Palladiumschicht hinzu, um Nickelkorrosion zu verhindern. Besser für gemischte Baugruppen mit Drahtbonden und Löten. Risiko: höhere Kosten und längere Zykluszeit.
- Immersion Silver: Geringere Kosten, gute Lötbarkeit. Risiko: Anlaufen in schwefelreichen Umgebungen, das bei Anwendungen unter der Motorhaube von Kraftfahrzeugen auftreten kann.
- OSP (Organisches Lötschutzmittel): Niedrigste Kosten, flache Oberfläche. Risiko: begrenzte Haltbarkeit und schlechte Leistung bei mehreren Reflow-Zyklen.
Für ADAS-Module, die 5–10 Reflow-Zyklen (einschließlich Nacharbeit) durchlaufen, ist ENIG oder ENEPIG normalerweise die sicherere Wahl. OSP kann sich nach dem zweiten oder dritten Durchlauf durch Reflow verschlechtern, was zu einer schlechten Benetzung im letzten Montageschritt führt.
---
Impedanzkontrolle und Variation der dielektrischen Dicke
Die Impedanzkontrolle ist das sichtbarste Risiko bei der Herstellung von ADAS PCB, da sie messbar und prüfbar ist. Ein 100-Ω-Differenzialpaar mit einer Toleranz von ±5 % bedeutet, dass die tatsächliche Impedanz zwischen 95 Ω und 105 Ω liegen muss. Der Hersteller muss die Leiterbahnbreite, die Dicke des Dielektrikums und die Rauheit des Kupfers kontrollieren, um dieses Fenster gleichmäßig über das gesamte Panel zu treffen.
Die Herausforderung besteht darin, dass die Dicke des Dielektrikums je nach Prepreg-Stil und Laminierungsdruck variiert. Eine einzelne 7628-Prepreg-Schicht könnte eine Enddicke von 0,18 mm ± 0,02 mm haben. Diese Abweichung von ±10 % führt direkt zu einer Impedanzschwankung. Für eine strenge Impedanzkontrolle verwenden Hersteller dünnere, gleichmäßigere Prepregs wie 106 oder 1080, diese erfordern jedoch mehr Schichten, um die gleiche Gesamtdicke zu erreichen, was die Kosten erhöht.
Die Impedanzberechnung hängt auch von der Rauheit der Kupferfolie ab. Standardmäßig elektrolytisch abgeschiedenes (ED) Kupfer weist auf der Trommelseite eine Rauheit von 5–10 μm auf. Diese Rauheit erhöht den Leiterverlust bei hohen Frequenzen und beeinflusst den effektiven Dk. Für ADAS-Platinen mit 10+ Gbit/s-Signalen wird oft Kupfer mit niedrigem Profil (Rauheit 2–3 μm) spezifiziert, aber es kostet mehr und kann eine schwächere Haftung am Laminat haben.
Ein praktischer Ansatz besteht darin, Impedanzziele mit realistischen Toleranzen festzulegen. ±10 % ist einfacher herzustellen als ±5 %. Wenn Ihr Design ±10 % für unkritische Paare tolerieren kann, geben Sie dies im RFQ an. Dies gibt dem Hersteller die Möglichkeit, die Ausbeute zu optimieren, ohne die Signalintegrität zu beeinträchtigen.
Wenn Sie Dateien an den Hersteller senden, fügen Sie das Design des Impedanztestcoupons bei. Der Coupon sollte zum Produktionsaufbau passen, einschließlich der gleichen Prepreg- und Kernmaterialien, Leiterbahnbreiten und Kupfergewichte. Der Hersteller verwendet ein Zeitbereichsreflektometer (TDR), um den Probekörper nach der Herstellung zu messen. Fordern Sie bei Ihrer Prototypenbestellung den TDR-Bericht an.
---
DFM Überprüfung: Seitenverhältnis, Bohrer-zu-Kupfer und Via-in-Pad
Bei der DFM-Überprüfung werden Fertigungsrisiken konkret. Drei Parameter verdienen besondere Aufmerksamkeit für Automotive- und ADAS-Boards.
Aspektverhältnis ist das Verhältnis der Plattendicke zum kleinsten Durchmesser der gebohrten Durchkontaktierung. Eine 1,6-mm-Platine mit einer 0,2-mm-Durchkontaktierung hat ein Seitenverhältnis von 8:1. Mit der standardmäßigen Durchkontaktierung kann bei guter Prozesskontrolle ein Verhältnis von bis zu 10:1 erreicht werden. Darüber hinaus kann die Galvanisierungslösung nicht bis in die Mitte der Durchkontaktierungstrommel gelangen, was zu dünnem Kupfer und möglichen Rissen in der Trommel bei Temperaturwechselbelastung führt. Halten Sie bei Automobilplatinen, die Tausende von Wärmezyklen durchlaufen, das Seitenverhältnis bei oder unter 8:1, es sei denn, der Hersteller hat nachgewiesen, dass höhere Verhältnisse möglich sind.
Bohrungs-Kupfer-Abstand ist der Abstand vom Rand eines Bohrlochs bis zum nächsten Kupfermerkmal. Ist dieser Abstand zu klein, kann der Bohrer beim Bohren das Kupfer zerreißen, wodurch Grate oder Schlieren entstehen. Beim Standardbohren ist ein Minimum von 0,2 mm (8 mil) üblich. Bei lasergebohrten Mikrovias kann der Abstand kleiner sein, aber die Registrierungstoleranz zwischen den Schichten wird kritisch. Auf einer HDI-Platine mit gestapelten Mikrovias kann bereits eine Fehlausrichtung von 25 μm zu einem offenen Stromkreis führen.
Via-in-Pad ist auf ADAS-Platinen üblich, da BGAs mit 0,4 mm oder 0,5 mm Rastermaß keinen Platz für Durchkontaktierungen zwischen den Pads lassen. Die Durchkontaktierung wird in das Pad gebohrt, mit leitendem oder nicht leitendem Epoxidharz gefüllt und überzogen. Es besteht die Gefahr von Hohlräumen im Füllmaterial, die beim Reflow-Löten zu Ausgasungen und Lothohlräumen führen können. Fragen Sie den Hersteller nach den Qualifizierungsdaten für den Viafill-Prozess, einschließlich Querschnittsfotos, die den Hohlraumanteil zeigen.
Für starr-flexible ADAS-Boards fügt der DFM-Test eine weitere Ebene der Komplexität hinzu. Das flexible Material hat einen anderen WAK als das starre Laminat und die Übergangszone ist eine häufige Fehlerstelle. Siehe So bewerten Sie das SMT Montagerisiko durch FOPLP und thermische Verarbeitungstrends für montageseitige Überlegungen, die sich auf die Starr-Flex-Entscheidung auswirken.
---
Qualifikationsstandards und was Sie den Hersteller fragen sollten
IPC-Standards bilden den Rahmen für die Qualifizierung, ersetzen jedoch kein Gespräch mit Ihrem Hersteller. Verwenden Sie sie als Grundlage und fragen Sie dann nach spezifischen Fähigkeitsdaten.
IPC-4101 deckt Laminat- und Prepreg-Spezifikationen ab. Es definiert die Mindestanforderungen an Grundmaterialien, einschließlich Tg, Dk und CTE. Wenn Sie ein Laminat angeben, beziehen Sie sich auf das Slash-Sheet IPC-4101, das Ihrer Materialqualität entspricht. Beispielsweise deckt IPC-4101/126 FR-4 mit hohem Tg ab. Dadurch erhält der Hersteller eine klare Materialdefinition.
IPC-6012 deckt die Qualifikation und Leistung starrer PCBs ab. Es definiert Anforderungen der Klassen 1, 2 und 3 für Dinge wie die Dicke der Kupferbeschichtung, die Lötbarkeit und die Sauberkeit. Automobilplatinen erfordern typischerweise Klasse 2 oder Klasse 3. Klasse 3 führt zu engeren Toleranzen und strengeren Prüfkriterien. Wenn Ihr Board sicherheitskritisch ist (z. B. Bremsen oder Lenken), ist Klasse 3 das geeignete Ziel.
IPC-TM-650 ist die Testmethodenfamilie. Es definiert, wie Dinge wie Schälfestigkeit, thermische Spannung und Impedanz gemessen werden. Wenn Sie einen Querschnittsbericht anfordern, sollte der Hersteller auf die von ihm verwendete Methode IPC-TM-650 verweisen.
Über die Standards hinaus fragen Sie den Hersteller nach:
- Fähigkeitsdaten: Maximale Layer-Anzahl, minimaler Leiterbahn-/Platzbedarf, minimale Durchkontaktierungsgröße und maximales Seitenverhältnis, das sie bei hoher Ausbeute aufnehmen können.
- Testaufzeichnungen: Impedanztestergebnisse von kürzlich durchgeführten ähnlichen Bauten, Querschnittsfotos und Temperaturwechseldaten.
- Materialzertifikate: Bestätigung, dass die Laminatcharge dem Schrägstrichblatt IPC-4101 und den von Ihnen angegebenen Dk/Df-Werten entspricht.
> Practical note: A manufacturer that cannot show you cross-section photos from a similar stackup is a red flag. Cross-sections reveal plating thickness, dielectric spacing, and via fill quality that no electrical test can detect.
---
Erstellen eines vollständigen RFQ, der Risiken frühzeitig erkennt
Der RFQ ist Ihr erstes Tool zur Risikominderung. Ein vager RFQ zwingt den Hersteller dazu, Annahmen zu treffen, und diese Annahmen können zu Neudrehungen und Terminverschiebungen führen. Ein vollständiger RFQ für ein Automobil- oder ADAS-Board sollte Folgendes enthalten:
- Stapeltabelle: Anzahl der Schichten, Reihenfolge der Schichten, dielektrische Materialien und Dicke, Kupfergewicht pro Schicht und Dicke der fertigen Platine.
- Impedanzanforderungen: Zielimpedanz pro Netzklasse, Toleranz und Testmethode (TDR auf Coupon).
- Materialspezifikationen: Laminatsorte (z. B. FR-4 high-Tg, Megtron 6), Tg-Ziel, Dk/Df-Werte und IPC-4101 Slash-Sheet-Referenz.
- Oberflächenbeschaffenheit: Typ (ENIG, ENEPIG usw.) und Dickenbereich.
- Via-Anforderungen: Via-Typ (durchgehend, blind, vergraben), Begrenzung des Seitenverhältnisses, Anforderungen an die Füllung des Via-In-Pads und Steckmethode.
- Lötmaske und Siebdruck: Farbe, Dicke und etwaige selektive Maskenanforderungen.
- Betriebsumgebung: Temperaturbereich, Vibrationsprofil und erwartete Anzahl thermischer Zyklen.
- Qualifikationsstandard: IPC-6012 Klasse 2 oder Klasse 3, plus etwaige kundenspezifische Anforderungen.
- Testanforderungen: Impedanztest, Querschnitt, Lötbarkeit und alle elektrischen Tests (Fliegende Sonde oder Vorrichtung).
Wenn Sie diese Informationen angeben, kann der Hersteller eine DFM Analyse durchführen und Risiken kennzeichnen, bevor er ein Angebot abgibt. Wenn Ihr Stackup beispielsweise ein Seitenverhältnis von 12:1 hat und die Kapazität des Herstellers 10:1 beträgt, werden Sie darüber informiert, bevor Sie sich zu einem Prototypenlauf verpflichten.
Wenn Sie KiCad für das Design verwenden, sollte RFQ auch das genaue Gerber-Format und alle speziellen Anweisungen dazu enthalten, wie das Tool Stapeldaten exportiert. Siehe How to Evaluate PCB Manufacturing Risk from EDA and KiCad Trends für werkzeugspezifische Exportüberlegungen.
---
Häufige Fehler und wann der Hersteller einbezogen werden sollte
Ingenieure machen immer wieder dieselben Fehler, wenn sie Automobil-PCBs entwerfen. Wenn Sie diese Muster kennen, können Sie sie vermeiden.
Fehler 1: Impedanzangabe ohne Referenzaufbau. Ein 100-Ω-Differenzialpaar bedeutet nichts ohne die Dicke des Dielektrikums und das Kupfergewicht. Stellen Sie immer den vollständigen Stapel mit der Impedanzanforderung bereit.
Fehler 2: Aus Kostengründen FR-4 wählen, ohne Tg zu überprüfen. Wenn die Platine über 130 °C betrieben wird, wird der Standard-FR-4 beeinträchtigt. Das Laminat wird weicher und die Kupferbahnen verschieben sich, was zu Unterbrechungen oder Kurzschlüssen führt.
Fehler 3: Seitenverhältnis bei dicken Platinen ignorieren. Eine 2,4-mm-Platine mit 0,15-mm-Durchkontaktierungen hat ein Seitenverhältnis von 16:1. Das übersteigt die Standardfähigkeit und wird wahrscheinlich zum Scheitern bei thermischen Zyklen führen. Entwerfen Sie die Durchkontaktierungsgröße neu oder reduzieren Sie die Platinendicke.
Fehler 4: Angenommen, der Hersteller behebt das Kupferungleichgewicht. Einige Hersteller fügen automatisch Dummy-Kupfer hinzu, viele jedoch nicht. Überprüfen Sie Ihre Kupferverteilung, bevor Sie Dateien senden.
Fehler 5: Keine Überprüfung des Querschnitts anfordern. Elektrische Tests bestehen auch dann, wenn die Beschichtungsdicke marginal ist. Ein Querschnitt zeigt die tatsächliche Kupferdicke im Via-Zylinder und den dielektrischen Abstand zwischen den Schichten.
Beziehen Sie den Hersteller frühzeitig ein, idealerweise während der Stackup-Definitionsphase. Senden Sie ihnen Ihre vorgeschlagenen Stapel- und Impedanzziele, bevor Sie mit dem Routing fertig sind. Eine 30-minütige DFM-Überprüfung zu Beginn des Entwurfs kann später wochenlange Nacharbeit ersparen. Als Fertigungspartner kann Omini Ihren Aufbau und Ihre DFM-Regeln überprüfen, bevor Sie sich auf ein endgültiges Layout festlegen. So können Sie diese Probleme bereits in der Entwurfsphase und nicht erst nach der Fertigung erkennen.
---
FAQ
Warum erhöhen Automobil- und ADAS-Trends das Fertigungsrisiko? ADAS-Elektronik erfordert eine höhere Signalintegrität, engere Impedanztoleranzen und mehr Schichten auf derselben Platinenfläche. Diese Kombination erhöht die Wahrscheinlichkeit von Schwankungen der dielektrischen Dicke, Kupferungleichgewichten und Registrierungsfehlern während der Laminierung. Die Temperaturwerte im Automobilbereich schränken auch ein, welche Laminate und Oberflächenveredelungen langfristige Temperaturwechselbeanspruchungen überstehen können.
Wo machen Ingenieure die größten Fehler bei der Entwicklung von PCBs für den Einsatz im Automobilbereich? Der häufigste Fehler besteht darin, ein Impedanzziel ohne klaren Referenzaufbau und Toleranz anzugeben. Eine andere Möglichkeit ist die Wahl eines kostengünstigen FR-4, der die Dielektrizitätskonstante über die Temperatur hinweg nicht konstant hält. Ingenieure vergessen außerdem, das Aspektverhältnis für tiefe Durchgangsbohrungen auf dicken Brettern zu überprüfen, was bei thermischen Wechselbelastungen zu Zylinderrissen führen kann.
Wie kann ich das Herstellungsrisiko von PCB überprüfen, bevor ich einen Prototypenauftrag erteile? Überprüfen Sie Ihre Gerber-Dateien und vergleichen Sie sie mit den DFM-Regeln des Herstellers. Fragen Sie nach einem Impedanztest-Coupon-Design und einer Anforderung für einen Querschnittsbericht. Bestätigen Sie bei Platinen in Automobilqualität, dass das Laminat unter IPC-4101 aufgeführt ist und dass die fertige Platine gemäß IPC-6012 Klasse 2 oder Klasse 3 qualifiziert ist. Fordern Sie ein Vorproduktionsmuster an, wenn das Design Starrflex oder eingebettete Passivelemente verwendet.
Welche Informationen gehören in einen RFQ für Automobil- oder ADAS-PCBs? Schließen Sie den Zielaufbau mit Schichtanzahl, dielektrischen Materialien, Kupfergewicht und endgültiger Dicke ein. Geben Sie Impedanzziele mit Toleranz und Testmethode an. Listen Sie die Oberflächenbeschaffenheit, die Farbe der Lötstoppmaske und etwaige Anforderungen an das Füllen oder Verstopfen von Durchkontaktierungen auf. Fügen Sie den erwarteten Betriebstemperaturbereich und den erforderlichen Qualifikationsstandard hinzu. Dadurch kann der Hersteller PCB das Risiko vor dem Build kennzeichnen.
Wie wirkt sich der Kupferausgleich auf die PCB-Ertragsleistung im Automobilbereich aus? Eine unausgeglichene Kupferverteilung über die Schichten führt dazu, dass sich die Platine beim Laminieren und Löten verzieht. Bei dünnen, großen ADAS-Platinen mit gemischten Signal- und Stromversorgungsebenen ist der Verzug stärker. Ein guter Hersteller führt während DFM eine Kupferflächenanalyse durch und schlägt Kreuzschraffur oder Blindkupfer vor, um den Stapel auszugleichen.