Direkte Antwort
Die Prüfung von PCB Lötfehlern erfordert einen mehrstufigen Inspektionsablauf, der visuelle Mikroskopie, automatisierte optische Inspektion (AOI), Röntgenbildgebung und elektrische Testmethoden wie In-Circuit-Tests (ICT) kombiniert. Durch die frühzeitige Erkennung von Fehlern können prozessbedingte, thermische oder konstruktive Ursachen isoliert werden.
Eine robuste Diagnosestrategie kategorisiert Fehlersignaturen – wie Brückenbildung, unzureichende Benetzung, Grabsteinbildung und Hohlräume – durch Vergleich visueller Symptome mit Reflow-Profilen, Schablonenparametern und Gerber Stapeldaten. Durch die Integration optischer und volumetrischer Inspektion wird sichergestellt, dass sowohl oberflächennahe Lotkeile als auch versteckte Verbindungen unter dem Gehäuse die Zielkriterien IPC erfüllen.
Mehrstufiger Inspektionsworkflow für SMT- und THT-Lötverbindungen
Die effiziente Identifizierung von Lötanomalien erfordert einen strukturierten, mehrstufigen Inspektionsworkflow. Wenn man sich auf eine einzige Testmethode verlässt, bleiben kritische Fehlermodi unentdeckt, insbesondere bei modernen Leiterplattenbaugruppen mit hoher Verbindungsdichte (HDI).
Stufe 1: Sichtprüfung (10- bis 40-fache Vergrößerung)
Die visuelle Inspektion unter Stereomikroskopen bleibt die unmittelbare erste Kontrolle für Montagelinien. Techniker bewerten Pad-Benetzungswinkel, Oberflächentextur, Lotvolumen und Kehlkrümmung auf bedrahteten Komponenten und passiven Bauteilen. Visuelle Kontrollen offenbaren schnell grobe Mängel wie starke Grabsteinbildung, fehlende Komponenten, sichtbare Brückenbildung und nicht geschmolzene Lotpaste. Eine visuelle Beurteilung kann jedoch keine versteckten Array-Verbindungen oder die interne strukturelle Integrität beurteilen.
Tier 2: Automatisierte optische Inspektion (AOI)
AOI verwendet Mehrwinkel-LED-Beleuchtung und Hochgeschwindigkeits-Bildverarbeitungsalgorithmen, um jede Komponentenplatzierung und Lötnaht anhand der CAD-Referenzkoordinaten zu bewerten. AOI-Systeme zeichnen sich durch die Erkennung von Polaritätsfehlern, abgehobenen Leitungen, Bauteilversatz, Lötbrücken und unzureichendem Lotvolumen bei der Massenproduktion von oberflächenmontierten Technologien (SMT) aus. Eine ordnungsgemäße optische Inspektion reduziert die Ermüdung des Bedieners und ermittelt statistische Prozesskontrollmetriken (SPC).
Um zu verstehen, wie sich optische und zerstörungsfreie Methoden bei der Montage ergänzen, lesen Sie unsere Aufschlüsselung der AOI- und X-Ray-Inspektion in PCB-Montage.
Tier 3: X-Ray Inspektion (2D- und 3D-AXI)
Automatisierte X-Ray-Inspektion (AXI) ist für Bottom-Terminierung-Komponenten (BTCs), Ball Grid Arrays (BGAs), Quad Flat No-Lead-Gehäuse (QFN) und plattierte Durchgangsloch-(PTH)-Zylinderfüllprüfungen nicht verhandelbar. Die Röntgenbildgebung durchdringt die Epoxidverkapselung und PCB Substratmaterialien, um Dichtekarten zu erstellen. Es lokalisiert interne Lothohlräume, versteckte Brücken unter BGA-Kugeln, Head-in-Pillow-Verbindungen (HiP) und unvollständige vertikale Lotfüllungen in PTH-Zylindern.
Tier 4: Elektrische Tests (ICT und Flying Probe)
Elektrische Prüfstände überprüfen die Kontinuität des Funktionsstromkreises und die Knotenisolation. Beim In-Circuit-Test (ICT) werden mithilfe spezieller Nagelbettvorrichtungen oder Flying-Probe-Systemen Widerstand, Kapazität und Diodenübergänge an bestimmten Testpunkten gemessen. Bei elektrischen Prüfungen werden schnell schwere Kurzschlüsse und offene Stromkreise erkannt, die der optischen Erkennung entgehen. Wenn bei einem Knoten die elektrische Kontinuität ausfällt, müssen Ingenieure feststellen, ob die Ursache ein nicht gelöteter Stift, eine unterbrochene Leiterbahn oder ein abgehobenes Pad ist.
Wenn elektrische Tests offene Schaltkreise in bestimmten SMT-Netzen ergeben, konsultieren Sie unseren praktischen Leitfaden zum Erkennen, ob eine Komponente nicht mit einem PCB verbunden ist] (/pcb-manufacturing/how-do-i-know-if-a-component-is-not-connected-to-a-pcb), um den offenen Pin systematisch zu isolieren.
Physik und Mechanik der Bildung von Lötstellenfehlern
Lötstellenfehler treten auf, wenn das thermodynamische, chemische oder mechanische Gleichgewicht während des Reflow- oder Wellenlötzyklus gestört wird. Das Verständnis der zugrunde liegenden physikalischen Mechanismen ermöglicht es Prozessingenieuren, die wahre Grundursache zu beheben, anstatt Parameter blind anzupassen.
Bildung und Benetzungsmechanik intermetallischer Verbindungen (IMC).
Bei der Bildung von Lötverbindungen wird geschmolzenes Lot auf ein metallisches Grundsubstrat (typischerweise Kupfer oder Nickel/Gold) benetzt, um eine Schicht aus einer intermetallischen Verbindung (IMC) zu erzeugen. Bei bleifreien Standardlegierungen wie SAC305 (Sn96,5/Ag3,0/Cu0,5) muss geschmolzenes Lot eine Liquidustemperatur über 217 °C erreichen, um die Reaktion einzuleiten. Das Flussmittel entfernt chemisch Oberflächenoxide sowohl vom PCB-Pad als auch vom Bauteilkabel und senkt so die Oberflächenspannung.
Wenn die Temperatur nicht ausreicht oder wenn die Oberflächenoxidation die Flussmittelaktivität übersteigt, bleibt der Benetzungswinkel über 90 Grad, was zu einer kalten Lötstelle oder völliger Nichtbenetzung führt. Umgekehrt erzeugen eine übermäßige Reflow-Dauer oder übermäßige Spitzentemperaturen eine übermäßig dicke, spröde IMC-Schicht (mehr als 4 bis 5 Mikrometer der Cu6Sn5- oder Cu3Sn-Phasen), wodurch die Verbindung bei mechanischem Schock oder Temperaturwechsel anfällig für Mikrorisse wird.
Fehlanpassung der Wärmeausdehnung und Verzugsmechanik
Während des SMT-Reflows dehnen sich das PCB-Substrat, die Kupferleiterbahnen, die Kunststoffkomponentenkörper und die metallischen Anschlussrahmen je nach ihrem Wärmeausdehnungskoeffizienten (CTE) unterschiedlich schnell aus. Die Z-Achsen-Ausdehnung des Laminats wird in Standards wie IPC-4101 für Basismaterialien definiert, während die Leistungsrichtlinien für starre Platten mit IPC-6012 übereinstimmen.
Wenn sich eine große Komponente wie ein 1000-Pin-BGA erwärmt, führt die unterschiedliche Wärmeausdehnung zu einer Verformung der Komponente oder einer Durchbiegung der Platine. Wenn sich die Gehäuseecken während der Liquidusphase von den PCB-Pads abheben, trennen sich die geschmolzenen Lotkugeln von der gedruckten Paste. Wenn die Baugruppe abkühlt, fallen die Kugeln wieder auf die teilweise erstarrte Paste, ohne zu verschmelzen, wodurch eine Head-in-Pillow-Verbindung (HiP) entsteht, die einen hohen elektrischen Widerstand aufweist oder sich zeitweise öffnet.
Auf Platinen mit schweren Kupferschichten kann eine extreme Wärmeableitung beim Reflow die Wärme zu schnell absorbieren, wodurch benachbarten Pads die Energie entzogen wird, die für die vollständige Koaleszenz der Legierung erforderlich ist. Für gezielte Abhilfestrategien bei Dickkupferdesigns siehe Häufige Fehler bei Schwerkupfer PCB und wie man sie in der Entwurfsphase vermeidet.
> Manufacturing Rule of Thumb: Maintain an IMC thickness between 1.0 µm and 3.0 µm for optimal shear strength. Joints with IMC layers under 0.5 µm exhibit poor wetting, while those exceeding 5.0 µm suffer from mechanical brittleness under vibration.
Umfassende Symptom-Ursache-Maßnahme-Matrix
Die folgende Tabelle ordnet häufige PCB-Lötfehler ihren primären Inspektionssignaturen, physischen Grundursachen sowie obligatorischen Eindämmungs- und Korrekturmaßnahmen zu.
| Defect Symptom | Primary Inspection Method | Root Cause | Containment & Corrective Action |
|---|---|---|---|
| Solder Bridging | Visual / AOI / X-Ray | Excess paste volume, stencil misalignment, tight pad pitch (<0.4mm), or insufficient solder mask dam | Reduce stencil aperture ratio (10-15% reduction), check stencil alignment, verify minimum 3 mil mask dam |
| Tombstoning | Visual / AOI | Asymmetrical thermal dissipation, unequal pad copper areas, or uneven flux activation | Balance thermal relief traces, apply 1:1 equalized paste aperture, adjust soak zone ramp rate |
| Non-Wetting / Cold Joint | Visual / Microsection | Peak reflow temperature below SAC305 liquidus (<235°C peak), oxidized board surface finish, or expired flux | Recalibrate reflow profile thermocouples, verify board surface finish shelf life, replace expired solder paste |
| BGA Voiding (>25%) | 2D / 3D X-Ray | Entrapped flux volatiles, excessively fast reflow ramp, or dirty/oxidized BGA solder spheres | Extend reflow soak time to allow flux outgassing, optimize paste formulation, store BGAs in dry cabinets |
| Head-in-Pillow (HiP) | 3D X-Ray / Dye & Pry | Package warpage during reflow, component coplanarity issue, or weak flux activity during peak heat | Pre-bake warped IC packages, select high-thermal-stability flux, optimize reflow peak and soak duration |
| PTH Blowholes / Pinholes | Visual / Optical Scope | Moisture absorbed in FR-4 laminate outgassing through thin electroplated copper in PTH barrel | Pre-bake PCB panels prior to wave soldering, enforce minimum 20µm (0.8 mil) copper plating in barrel per IPC-6012 |
Korrelieren der physischen Inspektion mit CAD-, BOM- und Gerber-Daten
Viele Lötfehler, die am Fließband auftreten, werden nicht durch SMT Gerätefehler verursacht; Sie stammen aus der Layoutdatei PCB. Die Korrelation physischer Mängel mit Gerber-Daten, Stücklistenspezifikationen (BOM) und Stapeldetails deckt strukturelle Grundursachen auf.
Asymmetrische thermische Masse- und Pad-Layouts
Wenn eine passive 0402- oder 0201-Komponente so platziert wird, dass ein Pad direkt mit einer breiten Masseebene und das andere mit einer schmalen Signalleiterbahn verbunden ist, wird die Wärme ungleichmäßig übertragen. Beim Reflow erreicht die Lotpaste auf der schmalen Leiterbahn zuerst den Liquidus. Durch die Oberflächenspannung wird das Bauteil aufrecht zur geschmolzenen Seite gezogen, bevor die Massepaste schmilzt, was zu einem Tombstone-Bauteil führt.
Durch die Überprüfung der Gerber-Dateien mit einem DFM-Scanner werden diese Layoutungleichgewichte vor der Produktion erkannt. Planer sollten thermische Entlastungsverbindungen an allen Erdungsanschlüssen vorsehen, um die Heizraten auszugleichen. Eine detaillierte Aufschlüsselung häufiger Versäumnisse beim PCB-Layout finden Sie in unserem Artikel über Häufige DFM-Probleme und wie man sie im PCB-Design vermeidet.
Lötmaskenregistrierung und Pad-Geometrie
Wenn sich die Ausrichtung der Lötmaske bei Fine-Pitch-QFP- oder QFN-Gehäusen verschiebt, können die Dämme der Lötmaske zwischen den Pads brechen. Ohne einen intakten Lötstopplackdamm fließt geschmolzenes Lot ungehindert zwischen benachbarten Anschlüssen und führt zu dauerhaften Kurzschlüssen. Ebenso führen nicht übereinstimmende Komponenten-Footprint-Pads – bei denen der PCB Pad-Footprint nicht mit der Anschlussflächenmusterempfehlung des Herstellers übereinstimmt – zu einer falschen Verrundungsbildung.
Durch den Vergleich physischer Fehlercluster mit der Schichtüberlagerung Gerber können Fertigungsingenieure bestätigen, ob Herstellungstoleranzen der Platine (z. B. Schichtregistrierung oder Oberflächenqualität) das Problem ausgelöst haben. Um zu erfahren, wie Sie physische Leiterplattenfehler sowohl in der Herstellungs- als auch in der Montagephase klassifizieren, lesen Sie Häufige PCB-Fehler und wie man sie identifiziert.
Häufige Diagnosefehler und Falsch-Positiv-Fallstricke
Die Fehlerbehebung bei Lötdefekten PCB erfordert eine strenge technische Logik. Eine Fehlinterpretation von Testsignalen oder visuellen Artefakten führt häufig dazu, dass Ingenieure unnötige Leitungsänderungen vornehmen, die zu sekundären Qualitätsproblemen führen.
Flussmittelrückstände werden fälschlicherweise als Lötbrückenbildung interpretiert
Moderne No-Clean-Flussmittelrezepturen hinterlassen klare oder leicht bernsteinfarbene Harzablagerungen um die Lötstellen herum. Bei normaler AOI-Beleuchtung mit geringem Winkel können klare Flussmittelrückstände spiegelnde Reflexionen erzeugen, die automatisierte Algorithmen als Metallkurzschlüsse kennzeichnen. Vor der Änderung der Schablonenparameter müssen die Bediener vermutete Sehfehler unter Stereomikroskopen mit hoher Vergrößerung oder unter fokussierter Röntgenaufnahme überprüfen.
Verlässt sich bei intermittierenden offenen Schaltkreisen ausschließlich auf Flying Probe
Flying-Probe-Tester verwenden mechanische Stifte, um Komponentenleitungen und Testpads zu kontaktieren. Die vom Prüfspitzenstift ausgeübte mechanische Kraft kann ein angehobenes QFP-Kabel oder eine HiP-Kugel zurück in Kontakt mit dem Pad drücken und so den Stromkreis vorübergehend schließen. Die Sonde registriert einen Durchgang, aber der offene Stromkreis kehrt zurück, sobald der mechanische Druck nachlässt. Ingenieure sollten neben elektrischen Prüfständen auch eine berührungslose Röntgeninspektion oder Wärmebildtechnik einsetzen, um die Kontinuität der mechanischen Verbindung zu überprüfen.
Reflow-Profile zu stark anpassen, ohne die Rheologie der Paste zu überprüfen
Wenn Lotkugeln oder Hohlräume entstehen, passen Prozesstechniker die Temperaturen der Reflow-Zone oft sofort an. Wenn die Lötpaste jedoch nach Ablauf ihrer Verarbeitungszeit (in der Regel über 8 Stunden) auf der Schablone verbleibt oder einer hohen Umgebungsfeuchtigkeit ausgesetzt ist, verschlechtert sich die Flussmittelchemie. Durch die Anpassung von Reflow-Profilen zur Kompensation von Pastenschäden werden empfindliche Komponenten beschädigt, ohne dass die Grundursache behoben wird. Überprüfen Sie immer zuerst die Viskosität, das Alter und die Umweltbelastung der Paste.
Engineering-Fallstudie: Isolieren intermittierender BGA wird geöffnet
Eine industrielle Controller-Karte mit 484 Pins und einem Rastermaß von 0,8 mm BGA verzeichnete während des Umweltstress-Screenings (ESS) eine Ausfallrate von 4,2 %. Das Fehlersymptom war ein zeitweiliger offener Stromkreis auf Hochgeschwindigkeits-Speicherbusleitungen während Temperaturwechsel zwischen -40 °C und +85 °C.
Schritt 1: Erstdiagnose und elektrischer Test
Die Baugruppe hat zunächst 100 % der ICT Durchgangsprüfungen bei Raumtemperatur bestanden. Funktionstests unter Temperaturwechsel ergaben jedoch zeitweise Kommunikationsausfälle im Netz „MEM_DATA_12“.
Schritt 2: X-Ray und volumetrische Analyse
Die Platine wurde in ein 3D-Computertomographie-Röntgensystem (CT) übertragen. Das Scannen der BGA Eckkugeln ergab subtile Head-in-Pillow (HiP)-Defekte an den Pins „A14“ und „B14“. Die Lotkügelchen lagen auf der aufgeschmolzenen Paste, ohne vollständig zu einer einzigen homogenen Verbindung zu verschmelzen.
Schritt 3: Ursachenforschung
Cross-referencing the assembly lot records and stackup layout revealed two main contributors: 1. Board Warpage during Reflow: The 8-layer board had an asymmetrical copper distribution across inner layers 3 and 4, causing a 0.12 mm diagonal bow at the liquidus peak temperature (225°C). 2. Thermal Profile Soak Time: The reflow profile had a short soak time (45 seconds), which allowed the delicate flux in the solder paste to burn off before the warped BGA package relaxed back to flat ground.
Schritt 4: Korrekturmaßnahmen und Überprüfung
Das Team führte sofort drei technische Änderungen durch:
- Reflow-Profil: Die Vorheizzone wurde von 45 Sekunden auf 75 Sekunden bei 150 °C–180 °C erweitert, um die Platinentemperatur vor dem Liquidus von SAC305 auszugleichen.
- Pastenchemie: Umstellung auf eine stark haftende, oxidationsbeständige Flussmittelformulierung, die für komplexe thermische Zyklen entwickelt wurde.
- Designüberarbeitung: Die Kupfergussverteilung auf den Innenschichten im CAD wurde neu ausbalanciert, um ein Durchbiegen der Platine bei thermischen Übergängen zu verhindern.
In einem Korrekturmaßnahmen-Workflow sollte der Verifizierungsschritt eine kontrollierte Probe erneut ausführen und die Ergebnisse von Röntgen-, Elektro- und Belastungstests mit der ursprünglichen Fehlersignatur vergleichen, bevor die Massenproduktion freigegeben wird.
Praktische Feldhinweise zur Vermeidung von Lötfehlern
Um Lötfehler zu verhindern, ist eine klare Kommunikation zwischen Produktdesignteams und Fertigungspartnern erforderlich. Beim Übergang von der Prototypenfertigung zur Serienfertigung werden durch die Anwendung strenger DFM-Prüfungen und Prozessvalidierungen teure Ausschuss- und Nacharbeitszyklen vermieden.
Die Zusammenarbeit mit Omini sollte mit Beweisen am RFQ beginnen: Gerber Überprüfung, Überprüfung des Komponentenpakets, Annahmen zur Schablonenöffnung, Inspektionsumfang und Testaufzeichnungen. Auf diese Weise erkennen Fertigungsteams thermische und räumliche Ungleichgewichte, bevor sie eine einzelne Platine drucken.
Durch die Durchsetzung der IPC-A-610-Akzeptanzstandards in visuellen, AOI- und Röntgeninspektionsabläufen wird eine gleichbleibende Qualität gewährleistet. Durch die Kombination automatisierter Inline-Inspektionswerkzeuge mit gründlichen Fehleranalysetechniken können Ingenieurteams Lötfehler schnell beheben und hohe Produktionsausbeuten aufrechterhalten.
> Engineering handoff note: How to Evaluate Advanced PCB Technology Risk for HDI and Rigid-Flex Projects before the release package is frozen.