Direkte Antwort
Die häufigsten PCB-Defekte lassen sich in drei Kategorien einteilen: Herstellungsfehler in der unbestückten Platine, Löt- und Platzierungsprobleme bei der Montage sowie latente Defekte, die nur unter elektrischer Belastung oder Umwelteinflüssen auftreten. Um sie zu identifizieren, muss die richtige Inspektionsmethode für jeden Fehlertyp angepasst werden – visuelle und AOI für Oberflächenlötprobleme, elektrische Prüfung für Unterbrechungen und Kurzschlüsse und Röntgen- oder Querschnittsprüfung für versteckte Strukturfehler. Frühzeitig erkannt, sind diese Mängel beherrschbar; Werden sie versäumt, werden sie zu Ertragskillern, Terminverzögerungen und Garantieansprüchen.
Herstellungsfehler in der Platine
Herstellungsfehler entstehen durch Ätzen, Laminieren, Bohren und Plattieren. Sie sind vorhanden, bevor eine Komponente die Platine berührt, weshalb die Inspektion vor der Montage für den Schutz der nachgelagerten Werte von entscheidender Bedeutung ist.
Öffnet und Shorts
Öffnungen treten auf, wenn eine Leiterbahn unterbrochen wird, ein Pad angehoben wird oder ein Durchkontaktierungszylinder nicht durchkontaktiert werden kann. Kurzschlüsse treten auf, wenn überschüssiges Kupfer zwei Netze überbrückt, häufig aufgrund von Unterätzung oder Fotolackdefekten. Beide werden mit elektrischen Tests zuverlässig erfasst – Flying Probe für Prototypen und Kleinserien, Bed-of-Nail-ICT für Volumen. Ein guter Hersteller führt eine 100-prozentige Netzlistenüberprüfung auf Produktionsplatinen durch. Wenn Ihr Lieferant dies überspringt oder einen Aufpreis berechnet, ist das ein Warnsignal.
Beschichtung von Hohlräumen und Laufrissen
Durchkontaktierte Löcher (PTHs) und Microvias übertragen Strom zwischen den Schichten. Wenn die Beschichtung dünn oder diskontinuierlich ist, kann der Zylinder bei Temperaturwechsel brechen oder überhaupt nicht leitend sein. Diese Mängel sind für AOI unsichtbar. Eine Querschnittsanalyse auf Coupon-Ebene oder Mikroschnitte verdächtiger Platinen zeigen die Dicke der Beschichtung und die Integrität des Zylinders. Für hochzuverlässige Anwendungen – Automobil, Luft- und Raumfahrt, Medizin – sind Mindestanforderungen an die IPC-Klasse 3 für die Beschichtung und Mikroschliffdaten der ersten Artikel erforderlich.
Probleme mit falscher Lagenregistrierung und Del PCB-Stackup
Mehrschichtplatten sind auf eine präzise Ausrichtung der Schichten angewiesen. Eine Fehlausrichtung führt dazu, dass gebohrte Durchkontaktierungen die Aufnahmepads verfehlen, wodurch offene oder geschwächte Verbindungen entstehen. Durch Delamination werden Schichten unter thermischer Belastung getrennt, häufig aufgrund unzureichender Aushärtung, eindringender Feuchtigkeit oder übermäßigem Thermoschock beim bleifreien Reflow-Löten. Zur Erkennung beider Defekte sind Querschnittsprüfungen und manchmal thermische Belastungstests erforderlich. Eine disziplinierte Überprüfung von PCB-Stackup und Signalintegrität für Hochgeschwindigkeitsplatinen während des Entwurfs verhindert die geometrischen Bedingungen, die zu diesen Fehlern führen.
Probleme mit der Oberflächenbeschaffenheit
ENIG, HASL, OSP und Immersionszinn bergen jeweils unterschiedliche Fehlerrisiken. ENIG kann unter dem Black-Pad-Syndrom leiden – spröde Nickel-Phosphor-Schichten, die unter Lötstress brechen. HASL erzeugt eine ungleichmäßige Dicke, die Komponenten mit feinem Rastermaß vor Herausforderungen stellt. OSP zersetzt sich mit der Zeit und der thermischen Einwirkung. Überprüfen Sie die Gleichmäßigkeit der Oberfläche unter Vergrößerung, überprüfen Sie die Dicke mit RFA und verfolgen Sie die Haltbarkeit genau. Omini verwaltet die Oberflächenauswahl anhand des Komponentenmixes und des Reflow-Profils, um diese Fallstricke bei Kundenprogrammen zu vermeiden.
Montagebedingte Fehler
Die Montage führt zu Löt-, Platzierungs- und Handhabungsfehlern. Die Kosten, diese zu finden, steigen stark an, je später sie erkannt werden – eine defekte Verbindung an einem 0,03-Dollar-Widerstand lässt sich kostengünstig nachbessern; Der gleiche Defekt tritt bei einem 400-Dollar-FPGA nicht auf.
Lötbrückenbildung und unzureichendes Lot
Brücken bilden sich, wenn überschüssiges Lot benachbarte Stifte oder Pads verbindet, was normalerweise auf eine zu große Schablonenöffnung, eine schlechte Pastenabgabe oder einen falsch ausgerichteten Siebdruck zurückzuführen ist. Unzureichendes Lot führt aufgrund verstopfter Öffnungen, geringem Pastenvolumen oder unzureichender Reflow-Zeit zu schwachen oder offenen Verbindungen. AOI fängt beides mit Liniengeschwindigkeit. Die Hauptursache liegt jedoch im Vorfeld: Schablonendesign, Druckereinrichtung und Reflow-Profil. Durch die Durchsicht von Häufige DFM-Probleme und wie man sie beim PCB-Design vermeidet vor der Veröffentlichung von Gerbers werden viele dieser Variablen eliminiert.
Tombstoning und Komponentenverschiebung
Tombstoning zieht eine passive Komponente in die Vertikale, wenn ein Pad vor dem anderen benetzt wird, was häufig auf eine ungleichmäßige Erwärmung, ein Ungleichgewicht der Pad-Geometrie oder eine Nichtübereinstimmung des Pastenvolumens zurückzuführen ist. Eine Komponentenverschiebung tritt auf, wenn sich Teile während des Reflow-Lötens aufgrund von Klebrigkeitsverlust der Paste oder übermäßiger Vibration bewegen. Beides beeinträchtigt den Ertrag und führt in schweren Fällen zu Kurzschlüssen. Die Reflow-Profilierung mit Thermoelementen am tatsächlichen Produkt und nicht nur an einem generischen Rezept verhindert diese Probleme. Für Betriebe mit hohem Mix und geringem Volumen unterscheidet diese Disziplin zuverlässige EMS-Anbieter von Massenmontageunternehmen.
BGA und versteckte Gelenkdefekte
BGA-, QFN- und andere unten abschließende Gehäuse verbergen ihre Lötstellen vor optischer Inspektion. Zur Erkennung von Hohlräumen, unzureichendem Lot und Fehlausrichtung ist eine Röntgenprüfung erforderlich. Die Void-Standards variieren je nach Anwendung – IPC erlaubt bis zu 25 % Voids für die allgemeine Elektronik, aber Automobil- und Luft- und Raumfahrtprogramme fordern oft 10 % oder weniger. AOI- und Röntgeninspektion in der Leiterplattenbestückung erklärt, wie sich diese Methoden für eine vollständige Abdeckung ergänzen.
Komponentenschäden und Polaritätsfehler
Falsche Handhabung durch elektrostatische Entladung, übermäßige Pick-and-Place-Kraft und falsche Feeder-Einrichtung können empfindliche Komponenten beschädigen oder sie mit umgekehrter Polarität platzieren. Diese Defekte überstehen die elektrische Prüfung, wenn der Schaden latent ist oder der Polaritätsfehler nicht sofort zu einem Kurzschluss führt. Die Inspektion eingehender Komponenten, die ordnungsgemäße MSD-Handhabung und die Überprüfung der Platzierungsprogramme beim ersten Artikel reduzieren die Inzidenz.
Latente und Feldfehlerfehler
Die teuersten Defekte sind diejenigen, die den Werkstest bestehen und im Feld versagen. Sie sind auf Designspielräume, Materialauswahl oder Prozesskontrolllücken zurückzuführen, die sich nur unter Belastung bemerkbar machen.
Elektrochemische Migration und dendritisches Wachstum
Wenn ionische Rückstände aus Flussmitteln, Handhabung oder Galvanisierungschemikalien auf der Platine verbleiben, führen Feuchtigkeit und Vorspannung zu einer Metallmigration zwischen den Leitern. Mit der Zeit entstehen dadurch Dendriten, die Lücken überbrücken und zeitweise Kurzschlüsse verursachen. Sauberkeitstests gemäß IPC-TM-650, Ionenchromatographie und ordnungsgemäßes Backen vor der Schutzbeschichtung tragen dazu bei, dies zu verhindern. Der Defekt ist beim Versand unsichtbar und es kann Monate dauern, bis er ausfällt.
CAF und Isolationswiderstandsverschlechterung
Das Wachstum von leitfähigen anodischen Filamenten (CAF) tritt auf, wenn Feuchtigkeit und Spannungsvorspannung die Kupfermigration entlang der Glasfaserschnittstellen im Laminat vorantreiben. Es erzeugt hochbeständige Kurzschlüsse zwischen Schichten oder entlang von Kanten. Die CAF-Beständigkeit hängt vom Laminatmaterial, dem Lochabstand und der Umwelteinwirkung ab. Hochzuverlässige Designs verwenden CAF-beständige Materialien und sorgen für einen angemessenen Abstand zwischen PTHs im gleichen Potenzialfeld.
Temperaturwechsel- und Ermüdungsausfälle
Die Nichtübereinstimmung des WAK zwischen Laminat, Kupfer und Komponenten führt bei Temperaturschwankungen zu Spannungen. Im Laufe der Zyklen führt diese Spannung zu Rissen in Durchkontaktierungen, zum Abheben von Pads und zum Bruch von Lötstellen. Konstruktionen aus schwerem Kupfer sind besonders anfällig, da das Kupfer selbst zu einem CTE-Ungleichgewicht führt. Das Verständnis von Häufige Fehler bei Leiterplatten aus schwerem Kupfer und wie man sie in der Entwurfsphase vermeidet hilft Ingenieuren, geeignete Durchkontaktierungsstrukturen, Ankermuster und thermische Entlastung festzulegen, bevor die Fertigung festgeschrieben wird.
Praktische Identifikations-Workflows
Eine effektive Fehlererkennung passt die Methode an das Risiko an, nicht nur an die verfügbare Ausrüstung.
| Defect Category | Primary Detection | Secondary Verification | When to Apply |
|---|---|---|---|
| Opens/Shorts | Flying probe / ICT | Visual trace follow | 100% on bare board and loaded assembly |
| Solder bridging | AOI | Manual microscope | Every board post-reflow |
| BGA voids, misalignment | X-ray | Cross-section on samples | First article, process change, or complaint |
| Plating voids, barrel cracks | Cross-section | SEM/EDX if root cause unclear | First article, quarterly process audit |
| Delamination, CAF | Thermal stress + cross-section | Insulation resistance testing | Material qualification, field failure return |
| Ionic contamination | Ion chromatography | SIR testing | High-reliability or outdoor applications |
Fehlervermeidung durch Design und Prozesskontrolle
Die meisten Leiterplattenfehler sind vermeidbar, bevor das erste Panel verarbeitet wird. Bei einer strengen DFM-Überprüfung werden Fehler in der Pad-Geometrie, unzureichende Abstände und nicht herstellbare Seitenverhältnisse aufgedeckt. Die Materialauswahl – Standard FR-4, High-Tg, Low-Dk oder metallverstärkt – muss zur thermischen und mechanischen Umgebung passen. Und die mit SPC-Daten dokumentierte Prozesskontrolle beim Hersteller und Monteur sorgt für die Konsistenz, die ein Abdriften in den Fehlerbereich verhindert.
Käufer, die Lieferanten bewerten, sollten Daten zur Erstmusterprüfung, Prozessfähigkeitsindizes für kritische Abmessungen und Aufzeichnungen über Korrekturmaßnahmen aus kürzlich erfolgten Fehlern anfordern. Cheap PCB Manufacturing: Häufige Fehler, die Ihr Budget sprengen beschreibt im Detail, wie die Beschaffung mit dem niedrigsten Angebot oft genau diese Kontrollen opfert und scheinbare Einsparungen in Nacharbeits- und Verzögerungskosten umwandelt.
Omini integriert DFM-Feedback, Überprüfung eingehender Materialien und In-Prozess-Inspektion in allen seinen PCB-Fertigungs- und EMS-Linien. Dieser Closed-Loop-Ansatz erkennt Fehler in der Phase, in der eine Korrektur noch wirtschaftlich ist – typischerweise bei der Entwurfsprüfung oder beim ersten Artikel – und nicht in der Eingangskontrolle des Kunden oder, schlimmer noch, in den Händen des Endbenutzers. Bei Programmen, bei denen Zuverlässigkeit und Terminsicherheit wichtiger sind als die Grenzstückkosten, ist diese Integration der Unterschied zwischen einem Lieferanten und einem Fertigungspartner.