Direkte Antwort
Die Suche nach dem günstigsten Angebot für die Leiterplattenfertigung kostet fast immer mehr. Die wahren Kosten verbergen sich in Nacharbeiten, verspäteten Prototypen, fehlgeschlagenen Erstmusterprüfungen und Produkten, die im Feld versagen. Der häufigste Fehler besteht darin, die Leiterplattenherstellung als Wareneinkauf und nicht als Design-for-Manufacturing-Partnerschaft zu betrachten. Ingenieure, die auf Kosten der DFM-Konformität, vollständiger Datenpakete und geeigneter Materialauswahl den Stückpreis optimieren, erleben durchweg einen Anstieg ihrer Gesamtprogrammkosten um 20–40 %.
Fehler 1: Übermittlung unvollständiger Gerber- und Fertigungsdaten
Überraschend viele Anfragen gehen mit fehlenden Lötmaskenschichten, unvollständigen Bohrdateien oder überhaupt keinen Fertigungshinweisen ein. Günstige Angebote für die Leiterplattenfertigung werden von automatisierten Systemen generiert, die Ihr Datenpaket analysieren. Wenn kritische Ebenen fehlen, lehnt die Angebotsmaschine den Auftrag entweder ab oder geht von konservativen Annahmen aus, die den Preis in die Höhe treiben.
Fehlende Hinweise zur Impedanzkontrolle sind besonders teuer. Ein Hersteller kann nicht erraten, ob Ihre 50-Ω-Leiterbahnen für Mikrostreifen- oder Streifenleitungen ausgelegt sind oder welche Dielektrizitätskonstanten anzuwenden sind. Ohne explizite Stackup-Anforderungen greifen sie standardmäßig auf Standardkonstruktionen zurück, die Ihren Anforderungen an die Signalintegrität möglicherweise nicht gerecht werden. Sie stehen dann vor der Wahl: Akzeptieren Sie eine beeinträchtigte Leistung oder zahlen Sie Eilgebühren für die erneute Drehung.
Überprüfen Sie vor dem Absenden Ihre Gerber-Ausgabe anhand der IPC-D-356-Netzlistendaten. Fügen Sie eine detaillierte Fertigungszeichnung mit Plattenabmessungen, Lochtoleranzen, Spezifikationen für die Oberflächenbeschaffenheit und allen besonderen Anforderungen wie Kantenbeschichtung oder Bohren mit kontrollierter Tiefe bei. Diese Disziplin verhindert das Hin und Her, das günstige Angebote mit sich bringen.
Fehler 2: DFM ignorieren, bis die Fertigung beginnt
Design for Manufacturability ist kein Post-Layout-Kontrollkästchen. Es handelt sich um eine kontinuierliche Disziplin, die bei der Schaltplanerfassung beginnt und jede Platzierungs- und Routing-Entscheidung einschränkt. Teams, die die formelle DFM-Überprüfung überspringen, bevor sie PCB-Fertigungsmöglichkeiten nutzen, stellen häufig fest, dass ihre 3-mil-Trace-and-Space-Regeln, Blind Vias oder vergrabenen Passivelemente die Platine in Premium-Preisstufen treiben.
Zu den häufigsten DFM-Versehen gehören unzureichender Ringring, Säurefallen in Kupfergüssen und nicht standardmäßige Aspektverhältnisse in plattierten Durchgangslöchern. Diese Probleme führen nicht immer zu einem sofortigen Ausfall. Stattdessen verringern sie die Prozessmarge. Wenn das Fab-Haus Ihr Board mit einem leicht abgenutzten Bohrer laufen lässt oder die Chemie sich der Kontrollgrenze nähert, versagen marginale Designs, während robuste Designs bestehen.
Bei Starrflex-Konstruktionen sind die Folgen gravierender. Verstöße gegen den Biegeradius, falsche Abdeckungsöffnungen und Fehler bei der Platzierung von Versteifungen können nicht behoben werden. Sie erfordern eine vollständige Neuanfertigung. Sehen Sie sich die Rigid-Flex PCB DFM Tipps vor der PCB Fertigung frühzeitig in Ihrer mechanischen Konstruktionsphase an, um diese Fallstricke zu vermeiden.
Fehler 3: Auswahl der Oberflächenbeschaffenheit allein aufgrund des Preises
Für HASL, ENIG, OSP und Immersionszinn fallen jeweils unterschiedliche Materialkosten an, aber die günstigste Option minimiert die Gesamtbetriebskosten selten. Die unebene Oberfläche von HASL führt zu Koplanaritätsproblemen bei Fine-Pitch-QFNs und BGAs. ENIG bietet Ebenheit und Haltbarkeit, birgt jedoch das Risiko schwarzer Flecken, wenn die Beschichtungschemie abweicht. OSP ist wirtschaftlich und lötbar, verschlechtert sich jedoch bei mehreren thermischen Zyklen und langer Lagerung.
Ihr Montageprozess, die Komponentenverpackungstypen und die Haltbarkeitsdauer des Produkts sollten die Auswahl des Finishs beeinflussen, nicht die Fertigungsposition. Hochzuverlässige Produkte mit langer Feldlebensdauer und Lagerzeit vor der Montage rechtfertigen ENIG in der Regel trotz höherer Vorabkosten. Verbraucherprodukte mit schneller Montagedurchlaufzeit und Kostendruck können OSP mit sorgfältiger Bestandsverwaltung tolerieren.
Vergleichen Sie die Kompromisse systematisch. ENIG vs. OSP vs. HASL für die Leiterplattenfertigung bietet einen Rahmen für die Anpassung der Oberfläche an Ihre spezifischen Zuverlässigkeits- und Montageanforderungen.
Fehler 4: Nicht übereinstimmende Stapelung und Materialauswahl
Das Stackup-Design liegt an der Schnittstelle zwischen elektrischer Leistung, Wärmemanagement und Herstellungskosten. Ingenieure spezifizieren manchmal exotische Low-Dk-Laminate für bescheidene Geschwindigkeitsanforderungen oder versuchen umgekehrt, Hochgeschwindigkeitssignale durch Standard-FR-4 mit unzureichender Schichtanzahl zu leiten. Beide Fehler sind teuer.
Das erste erhöht die Materialkosten ohne entsprechenden Nutzen. Der zweite Fehler führt zu Signalintegritätsfehlern, die sich in intermittierenden Bitfehlern, harter Debug-Zeit und eventueller Layer-Hinzufügung bei einem Re-Spin äußern. Bei einer ordnungsgemäßen Vorabanalyse ist beides nicht erforderlich.
Arbeiten Sie mit Ihrem Hersteller zusammen, um den Aufbau zu validieren, bevor Sie die Platzierung abschließen. PCB-Stackup und Signalintegrität für Hochgeschwindigkeitsplatinen erklärt, wie die Dicke des Dielektrikums, das Kupfergewicht und die Prepreg-Auswahl zusammenwirken, um Impedanz und Übersprechen zu bestimmen. Das Engineering-Team von Omini überprüft die Kundenpakete sowohl im Hinblick auf die elektrischen Ziele als auch auf unsere PCB-Fertigungsfähigkeiten, um Unstimmigkeiten zu erkennen, bevor sie zu Änderungsaufträgen werden.
Fehler 5: Unter- oder Überspezifikation von Toleranzen
Enge Toleranzen sind nicht kostenlos. Eine Impedanzspezifikation von ±5 % erfordert eine präzisere Ätzung, häufigere Querschnitte und höhere Ausschussraten als ±10 %. Ebenso erhöht die Forderung nach einer Bohrlochpositionstoleranz von ±0,05 mm, wenn Ihr Design nur ±0,1 mm benötigt, den Prüfaufwand ohne funktionellen Nutzen.
Umgekehrt verursachen lose Toleranzen in kritischen Bereichen Montageprobleme. Unzureichender Lötstoppabstand um Fine-Pitch-Pads herum führt zur Bildung von Lötbrücken. Unzureichender Abstand rund um die Montagelöcher führt zu Kurzschlüssen zur Gehäusemasse. Die Disziplin besteht darin, jedes Merkmal entsprechend seiner funktionalen Anforderung zu tolerieren und nicht alles einheitlich zu verschärfen oder zu lockern.
Überprüfen Sie Ihr Design anhand der IPC-6012-Klassenanforderungen. Klasse 2 deckt die meisten kommerziellen Anwendungen ab. Klasse 3 erhöht die Kosten für medizinische, militärische und andere hochzuverlässige Anwendungen, bei denen ein Ausfall schwerwiegende Folgen hat. Die Angabe der Klasse 3 für ein Verbraucher-Wearable ist Verschwendung. Die Angabe der Klasse 2 für einen Herzschrittmacher ist fahrlässig.
Fehler 6: Vernachlässigung der Assembly-Schnittstelle
Entscheidungen zur Leiterplattenfertigung wirken sich direkt auf Leiterplattenbestückungsfähigkeiten aus. Die Panelisierungsstrategie, die Platzierung der Bezugspunkte und die Sperrzonen der Komponenten haben alle ihren Ursprung im Layout, bestimmen jedoch den SMT-Durchsatz und die Ausbeute. Eine Panel-Anordnung, die die Anzahl der Platinen pro Panel maximiert, kann die Fertigungskosten minimieren und gleichzeitig die Montageeffizienz beeinträchtigen, wenn manuelle Handhabung oder nicht standardmäßige Investitionen in Vorrichtungen erforderlich sind.
Die Nähe der Komponenten zu den Platinenkanten wirkt sich auf die Depanelisierungsspannung und mögliche Risse in der Lötstelle aus. Das Design und die Platzierung der Passermarken bestimmen die Registrierungsgenauigkeit des Bildverarbeitungssystems. Wenn diese Überlegungen bei der Suche nach günstigeren unbestückten Platinen außer Acht gelassen werden, werden die Kosten auf das Montageunternehmen übertragen, das diese über höhere Montageangebote weitergibt oder Grenzprodukte ablehnt.
Für schlüsselfertige Programme wird BOM Risk Strategy for Turnkey PCB Assembly gleichermaßen wichtig. Eine billige Leiterplatte mit einer nicht beschaffbaren Stückliste ist Bestand, kein Produkt. Das EMS-Servicemodell von Omini integriert Informationen zur Komponentenbeschaffung mit der Fertigungsplanung, um diese Sackgassen zu vermeiden.
Fehler 7: Überspringen der ersten Artikel- und Prozessvalidierung
Der letzte und teuerste Fehler besteht darin, anzunehmen, dass eine bestandene elektrische Prüfung beim Hersteller ein gutes Produkt garantiert. Bei der elektrischen Fertigungsprüfung werden Kontinuität und Isolierung überprüft, nicht aber die Langzeitzuverlässigkeit, die Qualität der Lötverbindung oder die Leistung unter Umwelteinflüssen.
Die Erstmusterprüfung sollte eine Dimensionsüberprüfung, eine Mikroschliffanalyse für die Beschichtungsdicke und die Durchkontaktierungsqualität sowie Temperaturwechsel umfassen, wenn das Produkt extreme Temperaturen aufweist. Für hochzuverlässige Anwendungen weitet die AOI- und Röntgeninspektion in der Leiterplattenbestückung die Validierung auf den Montageprozess aus und erkennt Hohlräume in Wärmeleitpads, unzureichende Füllung von QFN-Erdungsanschlüssen und andere Defekte, die für elektrische Tests allein unsichtbar sind.
Das Überspringen dieser Schritte beschleunigt die Erstlieferung, verschiebt jedoch die Entdeckung bis zum Feldfehler, wo sich die Sanierungskosten um Größenordnungen vervielfachen. Die günstigste Leiterplatte ist diejenige, die beim ersten Mal, immer und während der gesamten Lebensdauer des Produkts funktioniert.
Baukostendisziplin ohne falsche Ökonomie
Eine kostengünstige Leiterplattenfertigung ist möglich, erfordert jedoch ein Verständnis dafür, wo die Kosten tatsächlich entstehen. Unvollständige Daten, ignorierte DFM, ungeeignete Materialauswahl und ein schlechtes Design der Baugruppenschnittstelle führen zu versteckten Kosten, die Einsparungen bei Fertigungsangeboten in den Schatten stellen. Die Ingenieure, die die Gesamtkosten verwalten, betrachten den Hersteller als Partner, dessen Fachwissen sie frühzeitig nutzen, und nicht als Lieferanten, den sie erst spät unter Druck setzen.
Omini unterstützt diesen Ansatz durch die Integration von Fertigung, Montage und Lieferkettenplanung in einer Programmmanagementstruktur. Wenn Ihr Gespräch über PCB-Herstellungsfähigkeiten neben der Überprüfung des Montageprozesses und der Analyse der Komponentenverfügbarkeit stattfindet, verschwinden die teuren Überraschungen. Das ist die einzige Art von Billigung, die es wert ist, angestrebt zu werden.