So erstellen Sie einen PCB aus einem Schaltplan

Direkte Antwort

Erstellen Sie einen PCB aus einem Schaltplan, indem Sie harte technische Anforderungen von Lieferantenpräferenzen trennen, Alternativen frühzeitig qualifizieren und RFQ-Annahmen vor der Veröffentlichung sperren. Dieser Prozess umfasst die Überprüfung der Netzliste, die Platzierung der Komponenten, das Routing, die Stapeldefinition und eine Überprüfung des Designs für die Herstellbarkeit (DFM). Durch eine korrekte Konvertierung wird sichergestellt, dass die physische Platine dem logischen Design entspricht, wodurch Funktionsausfälle und kostspielige Neudrehungen verhindert werden.

Von der Logik zum Kupfer: Der Übersetzungsprozess

Ein Schaltplan ist eine logische Karte Ihrer Schaltung, die Komponenten und ihre Verbindungen unabhängig von der physischen Größe oder Position zeigt. Das PCB-Layout ist die physische Übersetzung dieser Karte und definiert, wo jede Komponente sitzt, wie Leiterbahnen zwischen ihnen verlaufen und aus welchen Materialien die Platine besteht. Bei dieser Übersetzung handelt es sich nicht um eine Eins-zu-eins-Kopie; Es erfordert technisches Urteilsvermögen, um die Signalintegrität, die Wärmepfade und die Herstellbarkeit zu verwalten.

Der Prozess beginnt mit einer Netzliste – einer vollständigen Liste aller Verbindungen zwischen Komponentenpins. Diese Netzliste ist die einzige Quelle der Wahrheit. Jede Nichtübereinstimmung zwischen dem Schaltplan und dem Layout führt zu Funktionsfehlern. Daher besteht der erste Schritt darin, zu überprüfen, ob jedes Netz im Schaltplan über eine entsprechende Route im Layout verfügt. Dies erfolgt häufig mithilfe der Cross-Probe-Funktion des EDA-Tools, die ein Netz in beiden Ansichten gleichzeitig hervorhebt. Sobald die Netzliste bestätigt ist, gehen Sie zur Komponentenplatzierung über, wo Sie physikalische Einschränkungen wie Paketgröße, Freiraum für Montagewerkzeuge und die Nähe von Komponenten, die elektrisch interagieren, berücksichtigen.

Nach der Platzierung definieren Sie den Platinenaufbau – die Schichtstruktur, den Materialtyp und das Kupfergewicht. Diese Wahl wird von Ihren Anforderungen an Signalintegrität und Impedanz bestimmt, nicht nur von den Kosten. Beispielsweise erfordert ein Hochgeschwindigkeits-Digitaldesign möglicherweise ein verlustarmes Laminat wie ein Rogers- oder Isola-Material, während eine einfache Durchsteckplatine für einen Sensor den Standard FR-4 verwenden kann. Der Aufbau bestimmt auch die Dielektrizitätskonstante, die sich direkt auf die Leiterbahnimpedanz und das Übersprechen auswirkt. Der letzte Schritt ist das Routing, bei dem Sie Leiterbahnen zeichnen, die Ihren elektrischen und mechanischen Anforderungen entsprechen, und dann die Ausgabedateien generieren: Gerbers, Bohrdateien und BOM.

Die Netzliste: Ihr erster und kritischster Kontrollpunkt

Die Netzliste ist die Brücke zwischen Ihrem Schaltplan und Ihrem Layout. Es handelt sich um eine textbasierte Liste aller Verbindungen, einschließlich des Komponentenreferenzbezeichners, des Pinnamens und des Netznamens. Bevor Sie eine einzelne Komponente platzieren, müssen Sie diese Netzliste anhand des Schaltplans validieren. Ein häufiger Fehler ist eine fehlende oder vertauschte Verbindung, die auftreten kann, wenn Sie den Schaltplan nach dem Start des Layouts bearbeiten.

• Auf verwaiste Netze prüfen: Ein Netz, das im Schaltplan vorhanden ist, aber keine Route im Layout hat, führt zu einer offenen Verbindung. Hierbei handelt es sich um einen Funktionsfehler, der bei einer visuellen Überprüfung möglicherweise nicht sichtbar ist.
• Auf zusätzliche Routen prüfen: Eine Route im Layout, die nicht in der Netzliste vorhanden ist, ist ein Kurzschluss. Dies kann passieren, wenn Sie manuell eine Leiterbahn zeichnen, um ein Routing-Problem zu beheben, aber vergessen, den Schaltplan zu aktualisieren.
• Verwenden Sie die Netzlisten-Vergleichsfunktion des EDA-Tools: Die meisten professionellen Tools, wie Altium Designer oder KiCad, verfügen über eine Funktion, die die Schaltplan-Netzliste mit der Layout-Netzliste vergleicht. Führen Sie dies aus, bevor Sie mit dem Routing beginnen, und noch einmal, bevor Sie Gerbers generieren.

Eine praktische Faustregel besteht darin, nach jeder Schaltplanänderung, auch nach einer geringfügigen, einen Netzlistenvergleich durchzuführen. Ein einzelner vertauschter Pin an einem Steckverbinder kann dazu führen, dass eine Platine im Feld ausfällt, und die Kosten für die Entdeckung dieses Fehlers nach der Herstellung sind um ein Vielfaches höher als für die Erkennung während des Layouts.

> Manufacturing note: When you send your files to a manufacturer, include the netlist in the RFQ package. A good EMS provider will run their own netlist check against your Gerbers to catch discrepancies before they cut copper. This is a standard DFM step that can save you a full re-spin.

Komponentenplatzierung und -führung: Wo Technik auf Realität trifft

Bei der Komponentenplatzierung geht es nicht nur darum, Teile auf einer Platine einzupassen; Es geht darum sicherzustellen, dass die Platine montiert und getestet werden kann und im Feld zuverlässig funktioniert. Sie müssen den physischen Platzbedarf jedes Pakets, den für automatisierte Montagewerkzeuge erforderlichen Freiraum sowie die thermischen und elektrischen Wechselwirkungen zwischen Komponenten berücksichtigen.

• Entkopplungskondensatoren: Platzieren Sie sie so nah wie möglich an dem IC, den sie bedienen. Ein Kondensator, der mehr als ein paar Millimeter entfernt ist, kann hochfrequentes Rauschen möglicherweise nicht effektiv filtern, was zu Problemen mit der Signalintegrität führt. Dies ist ein häufiger Fehler, der im Layout leicht zu beheben, nach dem Zusammenbau jedoch schwer zu diagnostizieren ist.
• Footprint-Landmuster: Verwenden Sie das genaue Landmuster, das vom Komponentenhersteller angegeben wird. Eine Nichtübereinstimmung der Pad-Größe oder des Abstands kann dazu führen, dass das Lot eine Brücke zwischen den Pads bildet oder eine unzureichende Lötverbindungsfläche zurückbleibt, was zu Montagefehlern oder mechanischem Versagen bei Vibrationen führt.
• Wärmemanagement: Hochleistungskomponenten benötigen einen freien Weg, damit die Wärme entweichen kann. Dies kann das Hinzufügen von Wärmeleitpads, Kühlkörpern oder sogar einem anderen Aufbau mit höherer Wärmeleitfähigkeit bedeuten. Berücksichtigen Sie den Wärmewiderstand des Laminats und das Kupfergewicht, wenn Sie Leiterbahnen in der Nähe von Wärmequellen verlegen.

Routing übersetzen Sie die Netzliste in physisches Kupfer. Bei einlagigen Platten geht es darum, Leiterbahnen zu zeichnen, die Überlappungen vermeiden und Mindestbreiten und -abstände einhalten. Bei mehrschichtigen Platinen müssen Sie auch Schichtübergänge, Platzierung und Impedanzkontrolle verwalten. Die Standards IPC-2221 und IPC-2222 bieten einen allgemeinen Rahmen für Designregeln, einschließlich minimaler Leiterbahnbreiten, Abstände und Ringgrößen. Dabei handelt es sich nicht nur um Vorschläge; Sie stellen die Mindestanforderungen dar, damit eine Platine mit Standardprozessen herstellbar ist.

• Leiterbahnbreite und -abstand: Befolgen Sie die IPC-2221-Mindestwerte für Ihr Kupfergewicht. Eine zu dünne Leiterbahn führt möglicherweise nicht den erforderlichen Strom, und ein zu enger Abstand kann dazu führen, dass das Lot beim Reflow eine Brücke bildet.
• Via-Platzierung: Vias verbinden Schichten, erzeugen aber auch thermische und mechanische Spannungspunkte. Platzieren Sie sie entfernt von stark beanspruchten Bereichen und stellen Sie sicher, dass sie über ausreichende Ringringe verfügen, um Risse beim Bohren und Plattieren zu verhindern.
• Lötmaskenabstände: Die Lötmaske muss die Lücken zwischen Pads und Leiterbahnen abdecken. Wenn der Abstand zu klein ist, deckt die Maske möglicherweise nicht vollständig ab, was zu Lötbrücken oder freiliegendem Kupfer führt, das korrodieren kann.

Stapelaufbau und Materialauswahl: Passende Physik für Ihr Design

Der Platinenstapel ist die physische Grundlage Ihres PCB. Es definiert die Anzahl der Schichten, die Materialart, das Kupfergewicht und die Oberflächenbeschaffenheit. Diese Wahl wird von Ihren elektrischen Anforderungen, mechanischen Anforderungen und Kostenzielen bestimmt. Für eine Standard-Digitalplatine ist FR-4 mit 1 Unze Kupfer ein üblicher Ausgangspunkt. Für Hochgeschwindigkeits- oder Hochfrequenzdesigns benötigen Sie möglicherweise ein verlustarmes Laminat mit kontrollierter Dielektrizitätskonstante.

• Dielektrizitätskonstante und Verlustfaktor: Diese Materialeigenschaften bestimmen, wie viel Signalenergie als Wärme verloren geht und wie viel Übersprechen zwischen benachbarten Leiterbahnen auftritt. Für digitale Hochgeschwindigkeitssignale ist ein Material mit einem niedrigen Verlustfaktor unerlässlich, um die Signalintegrität über lange Leiterbahnstrecken aufrechtzuerhalten.
• Kupfergewicht: Dies ist die Dicke der Kupferfolie auf dem Laminat. Schwereres Kupfer (z. B. 2 Unzen) kann mehr Strom transportieren und hat einen geringeren Widerstand, es ist jedoch schwieriger, feine Leiterbahnen zu ätzen. Leichteres Kupfer (z. B. 0,5 Unzen) ermöglicht feinere Merkmale, weist jedoch eine höhere Beständigkeit auf.
• Laminattyp: Standard FR-4 ist ein glasfaserverstärktes Epoxidharz, das kostengünstig und einfach zu verarbeiten ist. Für eine höhere thermische oder elektrische Leistung können Sie sich für ein mit Polyimid oder Keramik gefülltes Laminat entscheiden. Der Standard IPC-4101 definiert die Anforderungen an Laminatmaterialien, einschließlich ihrer mechanischen und elektrischen Eigenschaften.

Ihr Stapelaufbau wirkt sich auch auf die Herstellbarkeit aus. Eine Platine mit vielen Schichten und feinen Leiterbahnen ist teurer in der Herstellung und birgt ein höheres Risiko für Herstellungsfehler. Ein einfacherer Aufbau mit weniger Schichten und größeren Features ist robuster und kostengünstiger in der Herstellung. Der Schlüssel besteht darin, den Aufbau an die Designanforderungen anzupassen und nicht aus Kostengründen zu viel oder aus Leistungsgründen zu wenig zu spezifizieren.

> Practical note: If your design requires controlled impedance traces, you must specify the impedance value, the trace width, and the dielectric thickness in your RFQ. The manufacturer will need to verify that the stackup can achieve that impedance with the chosen material. This is a common point of failure when the design and the manufacturer do not share the same stackup assumptions.

Herstellungsdaten generieren: Gerbers, Bohrdateien und BOM

Sobald das Layout fertig ist, generieren Sie die Fertigungsdaten. Dazu gehören Gerber-Dateien für jede Kupferschicht, Bohrdateien für Lochpositionen und ein BOM, das alle Komponenten und Materialien auflistet. Diese Dateien müssen vollständig und konsistent sein; Fehlende Daten sind eine der Hauptursachen für Produktionsverzögerungen.

• Gerber-Dateien: Dies ist das Standardformat zur Beschreibung der Kupferleiterbahnen, der Lötmaske und der Siebdruckschichten. Jede Ebene ist eine separate Datei. Stellen Sie sicher, dass die Dateinamen mit den Ebenennamen in Ihrem EDA-Tool übereinstimmen und dass die Dateien aus der endgültigen Layoutversion generiert werden.
• Bohrdateien: Diese geben die Position, Größe und Art jedes Lochs in der Platine an. Dazu gehören Durchgangslöcher, Sacklöcher und Durchkontaktierungen. Fehlende Bohrdateien oder falsche Lochgrößen können zu Montagefehlern führen oder manuelle Nacharbeiten erforderlich machen.
• BOM: Der BOM muss jede Komponente, ihren Referenzbezeichner, die Herstellerteilenummer und die Menge enthalten. Außerdem müssen das Platinenmaterial, das Kupfergewicht und die Oberflächenbeschaffenheit angegeben werden. Ein BOM, dem eine Komponente fehlt oder eine falsche Teilenummer hat, führt zu Beschaffungsverzögerungen und kann dazu führen, dass eine Platine nicht funktioniert.

Ein praktischer Überprüfungsschritt besteht darin, Ihre Gerber-Dateien in einem kostenlosen Viewer zu öffnen und jede Ebene visuell zu überprüfen. Überprüfen Sie, ob die Leiterbahnen mit dem Schaltplan übereinstimmen, dass die Lötmaske die Lücken bedeckt und dass der Siebdrucktext lesbar ist. Dies ist eine kostengünstige Prüfung, die offensichtliche Fehler erkennen kann, bevor Sie die Dateien an einen Hersteller senden.

DFM Rezension: Probleme erkennen, bevor Sie für Kupfer bezahlen

Eine Design for Manufacturability-Prüfung (DFM) ist eine systematische Überprüfung Ihres Designs anhand der Fähigkeiten und Einschränkungen des Herstellungsprozesses. Dies ist der letzte Schritt, bevor Sie Ihre Dateien an einen Hersteller senden. Eine DFM-Überprüfung sollte vom Hersteller durchgeführt werden, aber Sie sollten auch Ihre eigene interne Überprüfung durchführen, um offensichtliche Probleme zu erkennen.

• Abstände und Ringringe: Überprüfen Sie, ob alle Pads über ausreichende Ringringe für die Bohrergröße verfügen und dass der Abstand zwischen Pads und Spuren den IPC-2221-Mindestwerten entspricht. Unzureichende Ringringe können dazu führen, dass die Platte beim Bohren reißt.
• Überlappungen zwischen Lötmaske und Siebdruck: Die Lötmaske darf die Pads nicht überlappen und der Siebdruck darf keine kritischen Merkmale abdecken. Überlappungen können dazu führen, dass das Lot das Pad nicht benetzt oder die Platine unlesbar macht.
• Ebenenausrichtung: Überprüfen Sie bei mehrschichtigen Platinen, ob die Schichten korrekt ausgerichtet sind. Eine Fehlausrichtung kann zu Kurzschlüssen zwischen Schichten oder offenen Verbindungen an Durchkontaktierungen führen.

Eine DFM-Überprüfung ist auch die Gelegenheit, etwaige spezielle Anforderungen mit dem Hersteller zu besprechen. Dazu gehören Impedanzkontrolle, kontrolliertes Tiefenbohren oder spezifische Oberflächenveredelungen. Der Hersteller kann Sie beraten, ob Ihre Anforderungen mit Standardprozessen erreichbar sind oder ob spezielle Werkzeuge erforderlich sind.

> Caution: Do not skip the DFM review to save time. A single manufacturability issue, such as a trace that is too thin for the copper weight or a pad that is too small for the drill size, can cause a full fabrication failure. The cost of a DFM review is a fraction of the cost of a re-spin.

Praxisbeispiel: Eine digitale Hochgeschwindigkeitsplatine

Erwägen Sie eine Hochgeschwindigkeits-Digitalkarte für ein Datenerfassungssystem. Das Schema zeigt einen Hochgeschwindigkeits-ADC, ein FPGA und eine Reihe von Entkopplungskondensatoren. Die Netzliste wird überprüft und das Layout wird gestartet.

• Stackup: Das Design erfordert kontrollierte Impedanzspuren für die Hochgeschwindigkeits-ADC-Schnittstelle. Der Aufbau ist als 6-Lagen-Platte unter Verwendung eines verlustarmen Laminats mit einer Dielektrizitätskonstanten von 3,5 und einem Verlustfaktor von 0,002 definiert. Das Kupfergewicht beträgt 1 Unze für die Außenschichten und 0,5 Unzen für die Innenschichten, um feinere Spuren zu ermöglichen.
• Platzierung: Die Entkopplungskondensatoren werden innerhalb von 2 mm von den ADC- und FPGA-Pins platziert. Der FPGA ist so platziert, dass die Leiterbahnlänge zum ADC minimiert wird, wodurch Signalverzögerung und Übersprechen reduziert werden.
• Routing: Die Hochgeschwindigkeitsleiterbahnen werden mit einer kontrollierten Impedanz von 50 Ohm geroutet. Die Leiterbahnbreite wird anhand der Dielektrikumsdicke und des Kupfergewichts berechnet. Die Lötmaske ist so eingestellt, dass sie alle Lücken zwischen Pads und Leiterbahnen abdeckt.
• DFM Überprüfung: Der Hersteller überprüft die Dateien und stellt fest, dass die Ringringe für die Durchgangslöcher für die angegebene Bohrergröße etwas zu klein sind. Das Layout wird angepasst, um die Ringgröße zu erhöhen, und die Dateien werden neu generiert. Die Platine wird dann problemlos hergestellt.

Dieses Beispiel zeigt, wie ein strukturierter Workflow, von der Netzliste bis zum DFM, häufige Fehler verhindern und einen zuverlässigen Build gewährleisten kann. Es unterstreicht auch, wie wichtig es ist, den Hersteller frühzeitig einzubeziehen, insbesondere bei Designs mit besonderen Stapelaufbau- oder Impedanzanforderungen.

Häufige Fehler und wann der Hersteller einbezogen werden sollte

Ingenieure machen oft Fehler, wenn sie einen Schaltplan in einen PCB konvertieren. Die häufigsten sind:

• Netzlistenfehler ignorieren: Ein einzelner vertauschter Pin kann zum Ausfall einer Platine führen. Führen Sie immer einen Netzlistenvergleich durch, bevor Sie Gerbers generieren.
• Entkopplungskondensatoren zu weit von ICs entfernt platzieren: Dies führt zu Rauschen und Problemen mit der Signalintegrität. Platzieren Sie sie so nah wie möglich.
• Verwendung falscher Footprint-Landmuster: Dies führt zu Montagefehlern. Verwenden Sie immer das vom Komponentenhersteller angegebene Anschlussmuster.
• Stackup- oder Impedanzanforderungen werden nicht definiert: Dies führt zu einer Platine, die nicht den Leistungsspezifikationen entspricht. Geben Sie das Material, das Kupfergewicht und die Impedanz im RFQ an.

Beziehen Sie den Hersteller frühzeitig in den Prozess ein, insbesondere bei komplexen Designs. Ein Hersteller mit Erfahrung im Bereich Hochgeschwindigkeits- oder High-Density-Boards kann wertvolles Feedback zur Stapelauswahl, zum Leiterbahnrouting und zu DFM-Problemen geben. Dies ist besonders wichtig für fortschrittliche Technologien wie HDI PCBs, bei denen der Herstellungsprozess komplexer und die Toleranzen enger sind. Weitere Informationen zu den Überlegungen zu HDI finden Sie in unserem Artikel über HDI PCB Technologie: Von den Grundlagen zu fortgeschrittenen Konzepten. Wenn Sie mit flexiblen Substraten arbeiten, unterscheidet sich der Prozess ebenfalls von starren Platten. Sehen Sie sich unseren Flex PCB Herstellungsprozess: Ein Überblick für Anfänger an, um die zusätzlichen Einschränkungen zu verstehen.

Risikobewertung und Beschaffung

Wenn Sie Ihre Dateien an einen Hersteller senden, bewerten Sie auch das Risiko. Die Fähigkeiten, Prozesskontrollen und Qualitätssysteme des Herstellers bestimmen, ob Ihre Platine zuverlässig hergestellt wird. Dies ist besonders wichtig für Designs mit hoher Geschwindigkeit oder hoher Dichte, bei denen die Fehlertoleranz gering ist. Ein Rahmenwerk zur Risikobewertung in fortgeschrittenen PCB-Technologien finden Sie unter How to Evaluate Advanced PCB Technology Risk from High-Speed ​​PCB and Integrity Trends. Ebenso kann sich die Wahl des EDA-Tools auf Ihre Designqualität auswirken; Eine Diskussion über werkzeugbezogene Risiken finden Sie unter How to Evaluate PCB Manufacturing Risk from EDA and KiCad Trends.

Auf der Montageseite birgt der SMT-Prozess seine eigenen Risiken, insbesondere im Hinblick auf die thermische Verarbeitung und die Komponentenplatzierung. Eine Übersicht über diese Risiken finden Sie unter How to Evaluate SMT Assembly Risk from FOPLP and Thermal Processing Trends. Ein guter EMS-Anbieter wie Omini wird mit Ihnen zusammenarbeiten, um diese Risiken durch DFM-Überprüfungen, Prozesskontrollen und Inspektionsplanung zu mindern.

FAQ

F: Warum ist es wichtig, einen PCB korrekt aus einem Schaltplan zu erstellen? A: Ein korrektes PCB-Layout stellt sicher, dass die physische Platine mit dem logischen Design übereinstimmt. Fehler wie vertauschte Netze oder fehlende Verbindungen führen zu nicht funktionierenden Prototypen und kostspieligen Re-Spins. Das richtige Layout wirkt sich auch auf die Signalintegrität, die thermische Leistung und die Herstellbarkeit aus.

F: Wo machen Ingenieure Fehler, wenn sie einen Schaltplan in PCB konvertieren? A: Zu den häufigsten Fehlern gehören das Ignorieren von Netzlistenfehlern, das Platzieren von Entkopplungskondensatoren zu weit von ICs entfernt, die Verwendung falscher Footprint-Anschlussflächenmuster und das Nichtdefinieren von Stapel- oder Impedanzanforderungen. Diese Probleme verursachen Lärm, Montagefehler oder Herstellungsfehler.

F: Wie überprüfe ich meine PCB-Dateien, bevor ich sie an einen Hersteller sende? A: Führen Sie einen Design Rule Check (DRC) in Ihrem EDA-Tool durch, vergleichen Sie die Netzliste mit dem Schaltplan und überprüfen Sie Gerber-Dateien mit einem kostenlosen Viewer. Überprüfen Sie außerdem, ob Bohrdateien, Lötmaskenabstände und Siebdrucküberlappungen fehlen. Eine DFM-Analyse durch den Hersteller kann verbleibende Probleme aufdecken.

F: Welche Informationen sollte ich im RFQ angeben, wenn ich PCB-Dateien sende? A: Geben Sie die Gerber-Dateien, Bohrdateien, Netzliste, BOM, Stapeldetails, Materialtyp, Kupfergewicht, Oberflächenbeschaffenheit und alle besonderen Anforderungen wie Impedanzkontrolle oder kontrolliertes Tiefenbohren an. Geben Sie außerdem die Menge und etwaige Prüfanforderungen an.

F: Wie wähle ich den richtigen Aufbau für mein Design aus? A: Der Aufbau muss Ihren Anforderungen an Signalintegrität und Impedanz entsprechen. Wählen Sie für digitale Hochgeschwindigkeitssignale ein verlustarmes Laminat mit kontrollierter Dielektrizitätskonstante. Für Standardplatinen ist FR-4 mit 1 Unze Kupfer ein üblicher Ausgangspunkt. Berücksichtigen Sie auch die thermischen und mechanischen Anforderungen Ihres Designs.

F: Welche Rolle spielt eine DFM-Überprüfung im PCB-Erstellungsprozess? A: Bei einer DFM-Überprüfung wird Ihr Entwurf anhand der Fähigkeiten und Einschränkungen des Herstellungsprozesses überprüft. Es erkennt Probleme wie unzureichende Abstände, ringförmige Ringe oder Überlappungen der Lötmaske vor der Fertigung. Diese Überprüfung ist ein entscheidender Schritt, um kostspielige Neudrehungen zu vermeiden.