Direkte Antwort
Mehrschichtige PCB-Herstellung ist wichtig, weil sie die hohe Komponentendichte, kontrollierte Impedanz und zuverlässige Stromverteilung ermöglicht, die moderne Elektronik erfordert. Im Gegensatz zu ein- oder doppelseitigen Platinen leiten mehrschichtige Designs Signale und Strom in dedizierten internen Ebenen, wodurch elektromagnetische Störungen reduziert und komplexe BGA-Pakete unterstützt werden. Für jedes Produkt, das Signalintegrität über 100 MHz, dichtes Routing oder kompakte Formfaktoren erfordert, ist die mehrschichtige Fertigung der Standard-Herstellungsansatz.
Warum mehrschichtige PCBs das Rückgrat der Elektronik mit hoher Dichte sind
Der Trend zur Miniaturisierung in der Verbraucher-, Automobil- und Industrieelektronik hat mehrschichtige PCBs zur Standardwahl für Ingenieure gemacht. Eine mehrschichtige Platine besteht aus drei oder mehr leitenden Kupferschichten, die durch isolierendes dielektrisches Material getrennt und unter Hitze und Druck zusammenlaminiert sind. Die zusätzlichen Schichten stellen dedizierte Strom- und Erdungsebenen bereit, die für die Aufrechterhaltung einer stabilen Spannung auf der gesamten Platine und die Abschirmung empfindlicher Signalleiterbahnen vor Rauschen von entscheidender Bedeutung sind.
Wenn Sie eine mehrschichtige Platine mit einer doppelseitigen PCB: Vorteile, Anwendungen und Herstellungsprozess vergleichen, besteht der Unterschied nicht nur in der Anzahl der Schichten. Bei doppelseitigen Platinen ist eine sorgfältige Leiterbahnführung erforderlich, um sich kreuzende Signale zu vermeiden, was die Dichte einschränkt und längere, stärker induktive Pfade erfordert. Mehrschichtplatinen lösen dieses Problem, indem sie interne Routing-Ebenen hinzufügen, was kürzere Signalwege und eine bessere Impedanzkontrolle ermöglicht. Aus diesem Grund verwenden praktisch jedes Smartphone, jeder Server, jedes medizinische Gerät und jedes Automobil-Steuergerät einen mehrschichtigen Aufbau.
Der Herstellungsprozess selbst ist komplexer als die doppelseitige Fertigung. Jede Schicht muss vor dem Laminieren präzise bebildert, geätzt und registriert werden. Eine Fehlausrichtung zwischen den Lagen führt zu Öffnungen oder Kurzschlüssen, die nach dem Pressen schwer zu reparieren sind. Aus diesem Grund erfordert die mehrschichtige Fertigung engere Toleranzen bei der Druckvorlage, Bohrregistrierung und Laminierungsausrichtung als bei einfacheren Plattentypen.
Den mehrschichtigen PCB-Stackup verstehen
Der Stapel ist die Anordnung von Kupferschichten, dielektrischen Materialien und Prepreg-Verbindungsfolien, die die fertige Platine bilden. Es definiert sowohl die elektrischen als auch die mechanischen Eigenschaften des PCB. Ein typischer 4-Schicht-Stackup könnte Signal/Masse/Strom/Signal sein, während ein 6-Schicht-Stackup oft zwei zusätzliche Routing-Schichten hinzufügt. Die Wahl des Aufbaus wirkt sich direkt auf Impedanz, Dicke und Herstellbarkeit aus.
Wichtige Stackup-Variablen, die Ingenieure angeben müssen
- Kupfergewicht: Wird normalerweise in Unzen pro Quadratfuß (oz/ft²) angegeben. Standardmäßig ist 1 Unze Kupfer 35 µm dick; 0,5 Unzen sind für Schichten mit feiner Teilung üblich, und 2 Unzen oder mehr werden für Hochstrom-Antriebsebenen verwendet.
- Dielektrisches Material: FR-4 ist die Standardeinstellung für die meisten Designs, aber Hochgeschwindigkeitsplatinen erfordern möglicherweise verlustarme Laminate wie Rogers- oder Isola-Materialien. Die Dielektrizitätskonstante (Dk) und der Verlustfaktor (Df) bestimmen die Signalausbreitung und -verluste.
- Dielektrikumsdicke: Der Abstand zwischen den Kupferschichten steuert die Impedanz. Für 50-Ω-Single-Ended-Leiterbahnen verwendet eine übliche Mikrostreifenkonfiguration eine Dielektrikumsdicke von 0,2 mm und eine Leiterbahnbreite von 0,35 mm, diese variiert jedoch je nach Dk.
- Anordnung von Prepregs und Kernen: Der Aufbau wechselt zwischen Kernmaterialien (vorplattiertes Kupfer auf beiden Seiten) und Prepregs (Verbindungsbleche). Asymmetrische Stapelungen führen beim Laminieren zu Verformungen, da die Platte ungleichmäßig abkühlt.
Eine praktische Regel für das Stapeldesign besteht darin, die Schichtstruktur symmetrisch um die Mitte herum zu halten. Beispielsweise sollte ein 6-Lagen-Aufbau die Kupfergewichte und Dielektrikumsdicken von oben nach unten widerspiegeln. Wenn Sie auf einer Seite eine dickere Kupferplatte benötigen, fügen Sie auf der gegenüberliegenden Seite eine Ausgleichsschicht hinzu. Dies verhindert, dass sich die Platine nach dem Reflow-Lötprozess verbiegt oder verdreht.
Weitere Informationen darüber, wie sich die Anzahl der Schichten auf die Konstruktion auswirkt, finden Sie im Leitfaden zum PCB-Stapel- und Herstellungsprozess mit sechs Schichten.
Design für Herstellbarkeit in der Mehrschichtfertigung
DFM ist die Praxis, einen PCB so zu entwerfen, dass er zuverlässig und kostengünstig hergestellt werden kann. Bei mehrschichtigen Platinen ist die Behebung von DFM-Fehlern teurer, da die Platine bereits laminiert ist. Ein einziger Kurzschluss zwischen den internen Ebenen kann zur Zerstörung des gesamten Panels führen.
Häufige DFM Fehler in mehrschichtigen Designs
1. Asymmetric copper distribution: Uneven copper on different layers causes differential stress during lamination, leading to warpage. This is the most frequent cause of multilayer boards failing flatness requirements. 2. Ignoring impedance control until after layout: If you route traces without knowing the target impedance, you will likely need to redesign the stackup or trace widths. This delays the project and increases cost. 3. Incorrect via sizing: Microvias, blind vias, and buried vias each have minimum drill sizes and aspect ratio limits. A 0.1 mm laser via has different manufacturability constraints than a 0.3 mm mechanical drill. 4. Poor thermal relief design: When a via connects to a large ground plane, the thermal mass can cause soldering issues during assembly. Thermal relief spokes are needed to allow heat to reach the joint. 5. Missing solder mask dams: For fine-pitch BGA pads, the solder mask opening must be smaller than the pad to prevent solder bridging. This is a DFM rule that varies by manufacturer capability.
Die Standards IPC-2221 und IPC-2222 bieten den allgemeinen Rahmen für PCB-Designregeln, einschließlich Leiterabstände, minimale Leiterbahnbreiten und Lochgrößen. Diese Standards werden von den meisten PCB-Herstellern als Grundlage für ihre Designregeln herangezogen. Allerdings kann es sein, dass jeder Hersteller strengere oder lockerere Bestimmungen hat, daher ist es immer ratsam, die spezifischen DFM-Richtlinien zu prüfen.
Die Rolle der Laminierung bei der Mehrschichtqualität
Beim Laminieren werden die geätzten Innenschichten mit Prepreg und Kupferfolie gestapelt und dann unter Hitze und Vakuum gepresst. Das Temperaturprofil und der Druck müssen sorgfältig kontrolliert werden, um einen vollständigen Harzfluss und eine hohlraumfreie Bindung sicherzustellen. Hohlräume im Dielektrikum können Impedanzdiskontinuitäten verursachen und die Spannungsfestigkeit der Platine verringern.
Nach dem Laminieren wird die Platine gebohrt. Durch mechanisches Bohren entstehen Durchgangslöcher, während durch Laserbohren Mikrovias für HDI-Designs entstehen. Der Bohrvorgang muss perfekt mit den geätzten Pads auf den Innenschichten übereinstimmen. Jede Fehlausrichtung erzeugt einen „Hundeknochen“-Effekt, bei dem der Bohrer die Pad-Kante berührt, wodurch die Verbindung geschwächt wird.
Kontrollierte Impedanz und Signalintegrität in Mehrschichtplatinen
Unter kontrollierter Impedanz versteht man die Gestaltung der Leiterbahngeometrie und der Dielektrikumsdicke, um eine bestimmte charakteristische Impedanz zu erreichen, typischerweise 50 Ω für Single-Ended-Signale und 100 Ω Differenz für Paare wie USB oder Ethernet. Mehrschichtplatinen erleichtern dies, da die Masseebene nahe an der Signalschicht liegt und so einen konsistenten Rückweg bietet.
Wie die Impedanz in der Fertigung gesteuert wird
Die Impedanz hängt von vier Variablen ab: Leiterbahnbreite, Leiterbahndicke, dielektrische Dicke und Dielektrizitätskonstante. Der Hersteller kontrolliert diese durch den Aufbau und den Ätzprozess. Während des Ätzens ändert sich die Spurbreite aufgrund der Unterätzung geringfügig, so dass der Hersteller dies durch Anpassung der Vorlage ausgleichen muss. Aus diesem Grund werden Impedanztests an Coupon-Strukturen durchgeführt, die auf dem Produktionspanel enthalten sind.
Bei der Impedanzprüfung wird ein Zeitbereichsreflektometer (TDR) verwendet, um die tatsächliche Impedanz von Teststücken zu messen. Die Testmethodenfamilie IPC-TM-650 deckt diese Messungen ab. Wenn die gemessene Impedanz außerhalb der angegebenen Toleranz liegt, typischerweise ±10 %, muss der Hersteller den Prozess anpassen oder das Design überarbeiten.
Bei Hochgeschwindigkeitssignalen ist der Rückweg genauso wichtig wie die Spur selbst. Eine solide Masseebene neben der Signalschicht sorgt für einen Rückweg mit niedriger Induktivität. Bei Mehrschichtplatinen wird dies dadurch erreicht, dass Signalschichten neben den Masseebenen platziert werden. In einem 4-Schichten-Aufbau ist die klassische Anordnung das Signal oben, die Masse auf Schicht 2, die Stromversorgung auf Schicht 3 und das Signal auf Schicht 4. Dadurch erhält jede Signalspur eine Referenzebene direkt darunter.
Überlegungen zum Differenzialpaar-Routing
Differentialpaare erfordern, dass beide Leiterbahnen die gleiche Länge und den gleichen Abstand haben, um die Impedanz aufrechtzuerhalten und Gleichtaktrauschen zu unterdrücken. Bei mehrschichtigen Leiterplatten werden Differenzialpaare normalerweise mit einem kontrollierten Abstand auf derselben Schicht verlegt. Die Impedanz eines Differentialpaars hängt vom Abstand zwischen den Leiterbahnen und dem Abstand zur Referenzebene ab. Eine enge Kopplung zwischen den Paaren verringert den Effekt der Referenzebene, macht die Impedanz jedoch auch empfindlicher gegenüber Ätzschwankungen.
Prototyping von mehrschichtigen PCBs vor der Produktion
Ein PCB-Prototyp ist eine kleine Anzahl von Platinen, die zur Überprüfung des Designs gebaut werden, bevor mit der vollständigen Produktion begonnen wird. Bei mehrschichtigen Platinen ist die Erstellung von Prototypen nicht optional. Nur so lässt sich bestätigen, dass der Aufbau die erwartete Impedanz erzeugt, dass die Platine die Ebenheitsanforderungen erfüllt und dass der Montageprozess mit der gewählten Oberflächenbeschaffenheit funktioniert.
Was in einem mehrschichtigen Prototyp zu validieren ist
- Impedanzmessungen: Vergleichen Sie die TDR-Ergebnisse der Prototyp-Coupons mit Ihren Zielwerten.
- Verzug und Verdrehung: Messen Sie die Ebenheit der Platine nach dem Reflow der Baugruppe. Wenn sich die Platine um mehr als 0,75 % verformt, kann es zu Lötstellenfehlern bei BGA-Gehäusen kommen.
- Bohrregistrierung: Überprüfen Sie, ob die Durchkontaktierungen korrekt mit den Pads auf den internen Schichten ausgerichtet sind.
- Lötbarkeit: Stellen Sie sicher, dass die Oberflächenbeschaffenheit (ENIG, HASL, OSP usw.) mit Ihrem Montageprozess und den Komponentenbeschaffenheiten kompatibel ist.
- Wärmeleistung: Wenn die Platine über Hochleistungskomponenten verfügt, stellen Sie sicher, dass die thermischen Durchkontaktierungen und Kupferebenen die Wärme ausreichend ableiten.
Prototyping validiert auch die DFM-Regeln. Wenn die minimale Leiterbahnbreite des Herstellers 0,1 mm beträgt und Ihr Design 0,08 mm verwendet, zeigt der Prototyp dieses Problem. Durch frühzeitiges Erkennen werden Werkzeugkosten für ein Design vermieden, das nicht gebaut werden kann.
Bei Platinen, die Flexibilität oder eine Starr-Flex-Konstruktion erfordern, unterscheidet sich der Prototyping-Prozess erheblich. Der Flex PCB Herstellungsprozess: Ein Überblick für Anfänger erklärt, wie flexible Substrate die Laminierungs- und Handhabungsanforderungen verändern. Ebenso deckt der Flex PCB Herstellungsprozess: Materialauswahl, Ätzen und Laminieren die Materialauswahl ab, die sich auf den Biegeradius und die Zuverlässigkeit auswirkt.
Was in einem Multilayer enthalten sein sollte PCB RFQ
Eine vollständige Angebotsanfrage (RFQ) spart Zeit und verhindert Missverständnisse. Wenn Sie ein mehrschichtiges PCB-Design an einen Hersteller senden, sollte RFQ Folgendes enthalten:
| Information | Warum es wichtig ist |
|---|---|
| Complete layer stackup | Defines material types, copper weights, and dielectric thicknesses |
| Gerber files (RS-274X or X2) | The actual layer artwork and drill data |
| Drill files (Excellon) | Hole sizes and locations for through, blind, and buried vias |
| Netlist | Allows the manufacturer to run electrical checks |
| Impedance requirements | Target values and tolerances for controlled impedance traces |
| Oberflächenbeschaffenheit | ENIG, HASL, OSP, or immersion silver/tin |
| Solder mask color and coverage | Affects inspection and aesthetics |
| Special tolerances | Board thickness, hole size, or flatness requirements |
| Expected volume | Prototype vs. production affects process choices and panelization |
Der Stapel ist der kritischste Teil. Wenn Sie es nicht angeben, verwendet der Hersteller seinen Standardaufbau, der möglicherweise nicht Ihren Impedanz- oder Dickenanforderungen entspricht. Eine typische RFQ-Stapeltabelle enthält Schichtnummer, Schichttyp (Signal, Masse, Leistung), Kupfergewicht und dielektrisches Material mit Dicke.
Wie sich Stackup-Entscheidungen auf Kosten und Durchlaufzeit auswirken
Standard FR-4 mit 1 Unze Kupfer und 1,6 mm Gesamtdicke ist die wirtschaftlichste Mehrschichtkonfiguration. Spezialmaterialien wie Rogers oder Polyimid erhöhen die Kosten und die Lieferzeit. Dünnere Dielektrika zur Impedanzkontrolle erfordern eine strengere Prozesskontrolle, was ebenfalls zu höheren Kosten führt. Wenn Ihr Entwurf keine Hochgeschwindigkeitsmaterialien erfordert, bleibt das Projekt durch die Verwendung des Standard-FR-4 erschwinglich.
Die Anzahl der Schichten treibt auch die Kosten. Eine 4-Lagen-Platine kostet etwa 30–40 % mehr als eine 2-Lagen-Platine gleicher Größe, und jedes weitere Lagenpaar erhöht die Kosten schrittweise. Dies liegt daran, dass für jede Schicht separate Grafik-, Ätz- und Inspektionsschritte erforderlich sind. Allerdings sind die Kosten pro Funktion oft geringer, da die Platine kleiner und zuverlässiger sein kann.
Häufige Fehler bei der Mehrschichtherstellung und wie man sie vermeidet
Ingenieure machen bei der Entwicklung von Mehrschichtplatinen häufig die gleichen Fehler. Das Erkennen dieser Muster hilft Ihnen, kostspielige Neugestaltungen und Verzögerungen zu vermeiden.
Fehler 1: Angeben eines unausgeglichenen Stapels
Ein unsymmetrischer Aufbau weist auf gegenüberliegenden Seiten der Mitte unterschiedliche Kupfergewichte oder dielektrische Dicken auf. Beim Laminieren kühlt die Platine ab und das Kupfer zieht sich mit einer anderen Geschwindigkeit zusammen als das Dielektrikum. Dadurch entsteht eine innere Spannung, die das Board verzieht. Die Lösung besteht darin, den Stapel symmetrisch zu halten. Wenn Sie 2 Unzen Kupfer für die Außenschichten benötigen, verwenden Sie 2 Unzen für beide Außenschichten.
Fehler 2: Ignorieren der Fähigkeiten des Herstellers
Jeder PCB-Hersteller hat unterschiedliche Mindestleiterbahnbreiten, Durchgangsgrößen und Seitenverhältnisse. Ein Design, das in einer Fabrik funktioniert, ist in einer anderen möglicherweise unmöglich. Bevor Sie das Layout fertigstellen, fordern Sie die DFM-Regeln des Herstellers an und überprüfen Sie Ihr Design anhand dieser. Dies ist besonders wichtig für HDI-Funktionen wie Microvias und Via-In-Pad.
Fehler 3: Die Kompatibilität der Oberflächenbeschaffenheit vergessen
Die Oberflächenbeschaffenheit muss mit dem Montageprozess kompatibel sein. Beispielsweise ist HASL nicht für die Montage mit feinem Rastermaß BGA geeignet, da die Oberfläche nicht flach genug ist. ENIG wird für BGA und Anwendungen mit hoher Zuverlässigkeit bevorzugt. OSP ist kostengünstig, hat jedoch eine kürzere Haltbarkeit und erfordert beim Reflow Stickstoff. Die Wahl der falschen Oberfläche führt zu Lötbarkeitsproblemen, die während der Montage auftreten.
Fehler 4: Impedanzanforderungen nicht im RFQ enthalten
Wenn Sie keine Impedanzziele angeben, führt der Hersteller keine Tests durch. Ihre Hochgeschwindigkeitssignale können im Endprodukt versagen. Fügen Sie immer eine Tabelle mit Impedanzanforderungen mit Netznamen, Zielwerten und Toleranzen bei. Dies ermöglicht es dem Hersteller, Testcoupons auf dem Panel anzubringen und die Impedanz vor dem Versand zu überprüfen.
Fehler 5: Den Montageprozess übersehen
Mehrschichtige PCB Herstellung ist nur die halbe Wahrheit. Das Board muss außerdem den SMT Montageprozess überstehen. Das Reflow-Profil, die Komponentenplatzierung und das Löten beanspruchen die Platine. Eine Platine, die sich während des Reflow-Lötens verformt, kann Grabsteinbildung, Lötbrücken oder eine Öffnung an BGA-Verbindungen verursachen. Der Aufbau und die Kupferverteilung haben direkten Einfluss darauf, wie sich die Platine unter thermischer Belastung verhält.
Wann der PCB Hersteller einzubeziehen ist
Der beste Zeitpunkt, den Hersteller einzubeziehen, ist, bevor Sie das Design finalisieren. Die meisten erfahrenen EMS-Anbieter wie Omini bieten DFM-Bewertungen an, die Probleme frühzeitig erkennen. Bei einer DFM-Überprüfung werden die Gerber-Dateien, der Stapel und die Bohrdaten mit den Fähigkeiten des Herstellers verglichen. Es kann fehlende Impedanzanforderungen, unsymmetrische Aufbauten oder Durchgangsgrößen erkennen, die für die Platinendicke zu klein sind.
Eine frühzeitige Einbindung des Herstellers hilft auch bei der Panelisierung. Das Panel-Layout beeinflusst Kosten, Ertrag und Montage. Eine gute Panelisierungsstrategie maximiert die Anzahl der Platinen pro Panel und lässt gleichzeitig Platz für Werkzeuglöcher und Passmarken. Der Hersteller kann Plattengrößen und Trennmethoden empfehlen, die zum Montageprozess passen.
Während der Produktion kann der Hersteller auch Testdaten zur Verfügung stellen. Dazu gehören Impedanztestberichte, Lötbarkeitstestergebnisse und elektrische Testberichte. Durch die Prüfung dieser Berichte vor der Annahme der Platinen wird sichergestellt, dass das Produkt den Spezifikationen entspricht.
Bei komplexen mehrschichtigen Designs reduziert die Zusammenarbeit mit einem einzigen Partner vom Design bis zur Montage das Risiko. Ein EMS-Anbieter wie Omini koordiniert die PCB-Fertigung, Komponentenbeschaffung und SMT-Montage, sodass Aufbau, Oberflächenbeschaffenheit und Montageprozess von Anfang an aufeinander abgestimmt sind. Dies ist besonders wertvoll für Leiterplatten mit hoher Dichte, bei denen eine kleine Änderung im Stapelaufbau die Baugruppenausbeute beeinträchtigen kann.
Fazit
Mehrschichtige PCB-Fertigung ist die Grundlage der modernen Elektronikfertigung. Es ermöglicht die Dichte, Signalintegrität und Stromverteilung, die fortschrittliche Produkte erfordern. Der Erfolg hängt von einem sorgfältigen Stackup-Design, einer DFM-Überprüfung und einem Prototyping vor der vollständigen Produktion ab. Durch die Angabe des Aufbaus, der Impedanz und der Oberflächenbeschaffenheit im RFQ und durch die Zusammenarbeit mit einem erfahrenen Hersteller reduzieren Sie das Risiko kostspieliger Ausfälle und stellen sicher, dass das Endprodukt wie geplant funktioniert.
> Engineering handoff note: Interpreting Gerber Files: A Manufacturer's Perspective before the release package is frozen.
> Engineering handoff note: How to Evaluate PCB Manufacturing Risk from PCB Design and KiCad Trends before the release package is frozen.