Direkte Antwort
Ein sechsschichtiger PCB-Aufbau organisiert Kupfer- und dielektrische Schichten, um Signalintegrität, Stromverteilung und Herstellbarkeit auszugleichen. Die gebräuchlichste Anordnung verwendet abwechselnde Signal- und Ebenenschichten – typischerweise Signal-Masse-Signal-Strom-Masse-Signal – um Abschirmung, symmetrischen Aufbau und kontrollierte Impedanz für Hochgeschwindigkeitsdesigns bereitzustellen. Diese Konfiguration minimiert Übersprechen, reduziert EMI und verhindert Verformungen während der Laminierung, indem eine gleichmäßige Kupferverteilung oberhalb und unterhalb der Mittellinie der Platine aufrechterhalten wird.
Die Herstellung einer sechsschichtigen Leiterplatte erfordert mehr Schritte als bei doppelseitigen Leiterplatten, da eine Innenschichtbearbeitung, Laminierung und eine präzise Ausrichtung erforderlich sind. Der Prozess beginnt mit der Validierung der Gerber-Datei und der DFM-Überprüfung, gefolgt von der Bildgebung der inneren Schicht, der Oxidbehandlung, dem Auflegen, Laminieren, Bohren, Plattieren, Ätzen, dem Auftragen einer Lötmaske, der Oberflächenbearbeitung und der Endkontrolle. Jeder Schritt erfordert eine strenge Prozesskontrolle, um Fehler wie Schichtfehlausrichtung, unzureichende Beschichtung oder Delaminierung zu vermeiden, insbesondere bei Anwendungen mit hoher Zuverlässigkeit.
Layer-Funktionen und Stack-up-Designprinzipien
Bei einer sechsschichtigen Leiterplatte dient jede Schicht einem bestimmten Zweck. Äußere Schichten tragen typischerweise die Platzierung und Weiterleitung von Komponenten für I/O- und langsame Signale. Die inneren Schichten sind für Masseebenen, Stromverteilung oder Hochgeschwindigkeitssignalweiterleitung vorgesehen. Masseebenen fungieren als Abschirmungen und Rückwege und reduzieren die Schleifeninduktivität und externes Rauschen. Leistungsebenen sorgen für eine niederohmige Spannungsverteilung mit einer zwischen benachbarten Leistungs- und Erdungsschichten gebildeten Entkopplungskapazität.
Symmetrie ist beim Stapeldesign von entscheidender Bedeutung. Ein asymmetrischer Aufbau – beispielsweise ungleichmäßige Kupfergewichte oder unterschiedliche Dielektrikumsdicken – erzeugt während der Temperaturwechselbelastung innere Spannungen, die nach dem Laminieren zu einer Biegung oder Verdrehung führen. Beispielsweise besteht bei einem Stapelaufbau mit 1 Unze Kupfer auf der Ober- und Unterseite, aber 2 Unzen auf den Innenschichten das Risiko einer Verformung. Der DFM-Test von Omini prüft die Symmetrie und weist auf Ungleichgewichte hin, die sich auf die Ebenheit oder Zuverlässigkeit auswirken könnten, insbesondere bei Starrflex- oder PCB-Modellen aus schwerem Kupfer, bei denen mechanische Belastung bereits ein Problem darstellt.
Die dielektrische Dicke zwischen den Schichten wirkt sich direkt auf die Impedanzkontrolle aus. Bei 50-Ω-Mikrostreifenleitern oder Streifenleitungen muss die Prepreg-Dicke mit der angestrebten Leiterbahnbreite und dem Kupfergewicht übereinstimmen. Schwankungen im Harzgehalt oder -fluss während der Laminierung können die Dicke des Dielektrikums verändern. Daher sind Materialauswahl und Prozessüberwachung von entscheidender Bedeutung. Bei Hochfrequenzdesigns werden möglicherweise verlustarme Laminate wie Rogers oder Isola in bestimmten Schichten verwendet, was eine besondere Handhabung beim Auflegen und Laminieren erfordert.
Herstellungsprozessablauf für Sechsschicht-Leiterplatten
Der sechsschichtige PCB-Herstellungsprozess beginnt mit der Materialvorbereitung. Kernlaminate (beidseitig kupferkaschiert) und Prepreg-Platten werden auf Plattengröße zugeschnitten. Innere Schichten werden einer Bildgebung unterzogen: Fotolack wird aufgetragen, über Gerber-Daten belichtet, entwickelt und geätzt, um Schaltkreismuster zu bilden. Nach dem Ätzen werden die Platten chemisch gereinigt und mit einer Oxidschicht behandelt, um die Haftung vor dem Laminieren zu verbessern.
Beim Laminieren werden die Schichten der Reihe nach gestapelt: Kupferfolie, Prepreg, Innenschichtkern, Prepreg, Kupferfolie, wiederholt für alle sechs Schichten. Der Stapel wird in eine Vakuum-Laminierpresse gelegt, wo Hitze (normalerweise 170–180 °C) und Druck (300–400 psi) die Schichten zu einer festen Platte verbinden. Nach dem Laminieren werden die Platten vor dem Bohren abgekühlt und entgratet.
Durch Bohren werden Durchkontaktierungen für die Schichtverbindung erstellt. Mechanische Bohrer bearbeiten Durchgangslöcher, während Laser in HDI-Designs Mikrovias erzeugen können. Nach dem Bohren werden die Platten einer Entschmierung unterzogen, um Harzschlieren von den Lochwänden zu entfernen, gefolgt von einer stromlosen Kupferabscheidung, um die Löcher leitfähig zu machen. Durch die Galvanisierung wird dann die Kupferdicke in Durchkontaktierungen und auf Oberflächen aufgebaut.
Bei der Außenschicht-Bildgebung wird der Fotolackprozess für die obere und untere Schicht wiederholt. Durch Ätzen wird das endgültige Schaltkreismuster definiert. Es wird eine zinn- oder bleifreie Lötmaske aufgetragen, die Pads und Durchkontaktierungen freilegt. Zum Schutz des Kupfers und zur Sicherstellung der Lötbarkeit wird eine Oberflächenveredelung wie ENIG, HASL oder OSP hinzugefügt. Abschließend werden die Platten auf Maß zugeschnitten, mittels AOI und Röntgen untersucht und elektrisch getestet.
DFM-Überlegungen für die Herstellung von sechsschichtigen Leiterplatten
Design for Manufacturability (DFM) ist bei der Produktion von sechsschichtigen Leiterplatten unerlässlich, um kostspielige Neuauflagen zu vermeiden. Zu den wichtigsten Prüfungen gehören der Mindestringabstand (typischerweise 6 mil für 1 Unze Kupfer), der Bohr-Kupfer-Abstand (8 mil oder mehr) und der Abstand zwischen leitenden Elementen (4–6 mm, je nach Spannungs- und Isolationsanforderungen). Der Abstand zwischen Strom- und Masseebene muss Lichtbögen verhindern, insbesondere in Hochspannungsabschnitten.
Impedanz-Coupons werden an der Plattenkante hergestellt, um die Leiterbahnbreite, die dielektrische Dicke und die Ätzgenauigkeit zu überprüfen. Omini fügt diese Coupons in jedes Panel ein und misst die Impedanz mittels TDR oder Zeitbereichsreflektometrie. Wenn die Messwerte außerhalb der Toleranz (±10 %) liegen, werden Prozessparameter wie Ätzzeit oder Laminierdruck angepasst.
Wärmeentlastungen verbinden Komponentenpads mit Ebenen, ohne beim Löten übermäßige Kühlkörper zu erzeugen. Unzureichende thermische Entlastungen können zu Lötfehlern wie Tombstoning oder unzureichender Benetzung führen. Umgekehrt erhöhen zu breite Reliefs die Induktivität. Die DFM-Prüfung von Omini validiert die Größe und Form des thermischen Reliefs basierend auf Komponententyp und Montagemethode.
Die Panelisierung wirkt sich auf die Ausbeute und die Montageeffizienz aus. Sechsschichtige Paneele werden häufig mit Sollbruchschienen oder V-Nuten zum Nutzentrennen angeordnet. Eine schlechte Paneelisierung kann beim Trennen zu Spannungen führen, die zu Rissen oder Delaminationen führen können. Wir optimieren das Panel-Layout, um Materialverbrauch, einfache Handhabung und Kompatibilität mit SMT-Schablonen und Vorrichtungen in Einklang zu bringen.
Auswirkungen auf die Oberflächenbeschaffenheit und die Zuverlässigkeit
Die Auswahl der Oberflächenbeschaffenheit beeinflusst die Lötbarkeit, Haltbarkeit und Kompatibilität mit Fine-Pitch-Komponenten. ENIG (stromloses Nickel-Immersionsgold) bietet eine hervorragende Ebenheit und Oxidationsbeständigkeit und ist daher ideal für BGAs und Fine-Pitch-QFPs, birgt jedoch das Risiko einer schwarzen Oberfläche, wenn es zu Nickelkorrosion kommt. HASL (Hot Air Lot Leveling) ist kostengünstig, aber ungleichmäßig, was bei kleinen Bauteilen eine Herausforderung darstellt. OSP (organisches Lötschutzmittel) ist flach und bleifrei, hat jedoch eine begrenzte Haltbarkeit.
Für hochzuverlässige Anwendungen – wie Leiterplatten in der Luft- und Raumfahrt, der Medizintechnik oder der Automobilindustrie – muss die Wahl der Oberfläche auf die Umweltbelastung und die Montageprozesse abgestimmt sein. Omini empfiehlt ENIG für die meisten hochzuverlässigen Sechsschichtdesigns aufgrund seiner Haltbarkeit und Kompatibilität mit bleifreiem Löten. Wir führen auch Lötbarkeitstests gemäß J-STD-003 durch, um die Oberflächenleistung vor der Massenproduktion zu validieren.
Inspektion und Prüfung in der Sechsschicht-Leiterplattenproduktion
Qualitätskontrolle geht über die visuelle Inspektion hinaus. AOI (automatisierte optische Bildgebung) prüft Oberflächenschichten nach dem Ätzen und vor der Lötmaske auf fehlende Merkmale, Kurzschlüsse oder offene Schaltkreise. Bei der Röntgeninspektion werden interne Schichten auf Hohlräume, Fehlausrichtung oder unzureichende Beschichtung in vergrabenen Durchkontaktierungen untersucht. Durch Querschnitte werden die Laminatintegrität, die dielektrische Dicke und die Beschichtungsqualität in Opfercoupons überprüft.
Zu den elektrischen Tests gehören Durchgangs- und Isolationsprüfungen mithilfe von Flying-Probe- oder vorrichtungsbasierten Testern. Hochspannungstests (Hipot-Tests) validieren die Durchschlagsfestigkeit zwischen den Ebenen. Bei impedanzkontrollierten Platinen bestätigen TDR-Messungen, dass die Leiterbahnimpedanz mit den Designzielen übereinstimmt. Omini integriert diese Tests in jedes Produktionslos, wobei die Probenahmeraten an Prototypen- und Volumenbestellungen angepasst werden.
Die Ertragsüberwachung verfolgt Fehler pro Million Chancen (DPMO). Häufige Probleme bei der Herstellung von sechs Schichten sind Kurzschlüsse in der Innenschicht aufgrund unzureichenden Abstands, Risse in der Trommel aufgrund von Z-Achsen-Ausdehnung und Delaminierung aufgrund unzureichenden Laminierungsdrucks. Durch die Analyse von Fehlertrends verfeinern wir Prozesse wie Oxidbehandlung, Laminierungsausrichtung und Laminierungszyklus, um die Ausbeute beim ersten Durchgang zu verbessern.
Praxisbeispiel: Sechsschichtige Leiterplatte für industrielle Steuerungen
Betrachten Sie eine sechsschichtige Leiterplatte für eine industrielle Motorsteuerung: Die äußeren Schichten leiten Sensoreingänge und Gate-Antriebe weiter; Die inneren Schichten enthalten eine solide Masseebene, eine 24-V-Stromversorgungsebene und eine Hochgeschwindigkeitssignalschicht für PWM-Signale. Der Aufbau besteht aus Signal-Masse-Signal-Strom-Masse-Signal mit durchgehend 1 Unze Kupfer und 0,15 mm FR-4-Prepreg zwischen den Schichten.
Während des DFM stellte Omini fest, dass der Abstand zwischen der Stromversorgungsebene und einer Hochspannungsleiterbahn auf der Außenschicht nicht ausreichte, was unter Übergangsbedingungen zu Lichtbogenbildung führen konnte. Das Design wurde überarbeitet, um den Abstand auf 1,0 mm zu erhöhen. Impedanzcoupons bestätigten eine Streifenleitungstoleranz von 50 Ω für die PWM-Schicht. Nach der Laminierung zeigte die Röntgenaufnahme keine Hohlräume in den vergrabenen Durchkontaktierungen, und AOI bestätigte eine saubere Ätzung auf allen Schichten. Die Platine überstand einen 1.000-stündigen Temperaturwechsel bei -40 °C bis 125 °C ohne Delaminierung oder Leitfähigkeitsverlust.
Dieses Beispiel veranschaulicht, wie Stapeldesign, DFM-Überprüfung und Prozesssteuerung zusammenarbeiten, um zuverlässige sechsschichtige PCBs zu erzeugen. Omini wendet bei jedem Projekt die gleiche Strenge an, sei es beim Prototyping einer starr-flexiblen PCB oder bei der Skalierung der Produktion einer hochzuverlässigen EMS-Baugruppe.
Die Wahl des richtigen sechsschichtigen Aufbaus und Fertigungspartners wirkt sich auf die Signalintegrität, die mechanische Stabilität und die langfristige Feldleistung aus. Durch die Konzentration auf symmetrisches Design, kontrollierte Impedanz und gründliche Validierung können Ingenieure häufige Fallstricke vermeiden und bei komplexen mehrschichtigen Designs auf Anhieb Erfolge erzielen.
Verwandte technische Hinweise zu Omini
- Doppelseitige Leiterplatte: Vorteile, Anwendungen und Herstellungsprozess
- Flex PCB Herstellungsprozess: Materialauswahl, Ätzen und Laminieren
- PCB-Stackup und Signalintegrität für Hochgeschwindigkeitsplatinen
- Unterschiedlicher Produktionsprozess zwischen Schwerkupfer-Leiterplatten und FR4-Leiterplatten
- Prozess zur Herstellung von Leiterplatten: Ein umfassender Leitfaden für Anfänger