PCB Étapes de test de la carte : DFM, AOI, X-Ray, ICT, FCT

Réponse directe

Les tests de carte PCB efficaces sont un plan d'acceptation par étapes, et non un seul poste d'inspection en fin de ligne. La séquence pratique est DFM et examen de testabilité, inspection de la carte nue ou test électrique, inspection de la pâte à souder, AOI, radiographie ou AXI pour les joints cachés, ICT ou sonde volante lorsqu'un accès électrique existe, test fonctionnel par rapport aux limites fournies, examen visuel final et publication du dossier de traçabilité.

L'objectif est de détecter chaque défaut là où les preuves sont les plus solides et où le coût de retouche est le plus bas. Un problème de pâte à souder appartient à la refusion, un défaut de soudure visible appartient à AOI ou à l'acceptation visuelle, un joint caché BGA ou QFN nécessite une radiographie/AXI ou un autre chemin de preuve défini, et le comportement du produit appartient au test fonctionnel. Le plan de test doit nommer la méthode, la limite de couverture, le propriétaire, les preuves de réussite/échec, la règle de nouveau test et les enregistrements avant la publication de la version.

Utilisez cette page lorsque la question concerne les tests PCB au niveau de la production : quelle inspection ou quel test électrique appartient au plan de construction, RFQ, au dossier d'acceptation ou à la preuve d'expédition. Si la question est de savoir comment déboguer une carte sur le banc, utilisez plutôt la liste de contrôle de test du multimètre PCB.

Sélection rapide de la méthode

Pourquoi les tests des cartes PCB doivent commencer avant l'assemblage

De nombreux problèmes de test commencent dès les étapes de conception et de fabrication. Si la carte nue présente des violations de largeur de trace, des défauts de placage, un accès faible à la sonde ou des lacunes dans la documentation, aucune inspection finale ne permettra de récupérer complètement le rendement. C'est pourquoi les tests doivent commencer par la conception pour l'examen de la fabrication, l'examen de la testabilité et le contrôle qualité entrant.

DFM et examen des données

Avant que le cuivre ne soit gravé, les données de fabrication doivent être examinées. Gerber ou ODB++, les fichiers de perçage, les données de prélèvement et de placement, les dessins d'assemblage, les notes de révision et le BOM sont vérifiés par rapport aux capacités de fabrication et d'assemblage. Au cours de cette étape, les ingénieurs recherchent les problèmes qui entraîneront des problèmes de test ultérieurs, tels que l'accès au bloc de test bloqué par des composants, des informations secondaires manquantes, une classe d'acceptation peu claire ou un espace insuffisant pour les sondes.

L'examen DFM vérifie également l'intégrité de l'empilement, les exigences de contrôle d'impédance, le poids du cuivre, le risque lié au boîtier et si l'inspection ou le test électrique demandé peut réellement entrer en contact avec la carte. Lorsqu'une conception échoue DFM, la solution est généralement rapide et peu coûteuse. Lorsqu'il dépasse DFM mais échoue plus tard, le coût augmente de façon exponentielle. Pour un examen plus approfondi des contrôles de qualité au stade de la conception, consultez notre guide sur Fabricant de cartes PCB personnalisées : comment garantir la qualité et la fiabilité.

Inspection de la carte nue

Une fois les planches brutes arrivées, elles doivent être inspectées avant le début de l'assemblage. L'inspection des cartes nues vérifie les courts-circuits, les ouvertures, la qualité des parois des trous, l'alignement du masque de soudure et les défauts de finition de surface. Pour les cartes multicouches, l'analyse par microsection peut être utilisée pour vérifier l'alignement de la couche interne et l'intégrité des trous traversants plaqués.

Les tests électriques de la carte nue, souvent appelés tests ouverts et courts de carte nue, sont essentiels. La découverte d'un court-circuit entre l'alimentation et la masse à ce stade évite des dommages coûteux aux composants lors de l'assemblage. Cette étape est particulièrement importante pour les conceptions HDI où le pas fin et le routage dense augmentent le risque de courts-circuits latents.

Contrôle des processus SMT et inspection en ligne

Après l'approbation de la carte nue, la carte entre dans l'assemblage technologique de montage en surface. C'est dans le SMT que la densité de défauts la plus élevée peut être introduite, principalement via l'impression de pâte à souder et le placement des composants. Ici, le contrôle des processus affecte directement le succès des tests en aval.

Impression de pâte à souder et SPI

L'impression de pâte à souder est la source de la plupart des défauts SMT. Si l'ouverture du pochoir est incorrecte, le dépôt de pâte sera incorrect, entraînant une soudure insuffisante, des ponts ou un tombstoning. L'inspection de la pâte à souder, ou SPI, mesure le volume, la surface et la hauteur de chaque dépôt de pâte avant le placement des composants.

SPI détecte les problèmes avant la redistribution, là où ils sont les plus faciles à résoudre. Si SPI montre une tendance à un faible volume de pâte sur une buse ou une ouverture spécifique, les paramètres du pochoir et de la raclette peuvent être ajustés immédiatement. Cela évite qu'un panneau entier de cartes arrive à la refusion avec le même défaut.

Vérifications post-placement et pré-redistribution

Une fois les composants placés mais avant la refusion, une vérification visuelle ou automatisée rapide peut détecter les pièces manquantes, mal alignées ou incorrectes. Il ne s’agit pas toujours d’un poste d’inspection formel, mais pour les cartes de grande valeur, le temps de cycle en vaut la peine. Un composant placé à 90 degrés de l'orientation échouera après la refusion, mais le réparer avant la refusion évite les retouches et les dommages potentiels au tampon.

Inspection AOI et rayons X après refusion

Une fois la carte sortie de la refusion, les joints de soudure sont formés. C’est là que l’inspection optique automatisée et l’inspection aux rayons X deviennent essentielles. Ces outils détectent les défauts physiques et visuels qui indiquent une dérive du processus ou des problèmes de composants.

Inspection optique automatisée

AOI utilise des caméras et un éclairage haute résolution pour inspecter les joints de soudure, le placement des composants, la polarité et les pièces manquantes. Il détecte les défauts visibles tels que les ponts de soudure, la soudure insuffisante, les fils soulevés et les chutes. L'AOI est rapide et peut être placé en ligne après la refusion, après le brasage à la vague ou avant l'inspection finale.

Cependant, AOI a des limites. Il ne peut pas voir sous les composants. Pour les QFN, LGA et BGA, les joints de soudure sont masqués par la caméra. C'est pourquoi les cartes avec des boîtiers à joints cachés nécessitent une décision de preuve radiologique, AXI, électrique ou fonctionnelle dans le plan de test plutôt que de s'appuyer uniquement sur AOI. Pour comprendre comment ces deux outils se complètent, lisez AOI et X-Ray Inspection dans PCB Assembly.

Inspection aux rayons X pour les joints cachés

L'inspection aux rayons X examine le corps du composant pour examiner les joints de soudure sous les boîtiers de réseau ou à terminaison inférieure. Il convient de planifier lorsque BGA, QFN, LGA, les joints blindés ou autrement cachés comportent un risque d'acceptation. Les rayons X peuvent révéler des vides, des indicateurs de tête dans l'oreiller, une soudure insuffisante et des ponts sous les composants, mais ils ne remplacent pas les tests électriques ou fonctionnels.

Pour les cartes complexes, la tomodensitométrie 3D ou les rayons X peuvent être envisagés pour les emballages empilés ou les réseaux denses. Le transfert d'acceptation doit indiquer les exigences applicables du client, la portée de l'inspection, le côté carte, les emballages couverts, le plan d'échantillonnage et les preuves requises. Les rayons X sont plus lents que AOI, ils sont donc souvent utilisés pour l'inspection du premier article, les contrôles d'échantillons, l'examen déclenché par un risque ou lorsque AOI signale une zone suspecte.

Test électrique : TIC et sonde volante

L'inspection visuelle ne permet pas de vérifier les performances électriques. Une carte peut sembler parfaite et avoir toujours un circuit ouvert, une valeur de résistance incorrecte ou un circuit intégré mort. Les tests électriques comblent le fossé entre l’inspection physique et les performances fonctionnelles.

Test en circuit

Le test en circuit, ou TIC, utilise un lit de clous pour contacter les plages de test sur la carte et mesurer les composants et les réseaux individuels. ICT vérifie les courts-circuits, les ouvertures, la résistance, la capacité, la polarité des diodes et les fonctionnalités de base des circuits intégrés. Il est rapide et reproductible, ce qui le rend idéal pour la production en grand volume.

ICT nécessite des plots de test conçus dans la carte et un propriétaire de luminaire/programme. Si DFM n'a pas alloué de tampons de test, ICT peut être impossible ou peu économique. C'est pourquoi la stratégie de test doit être définie lors de la conception, et non après l'arrivée des cartes. Les montages ICT sont coûteux et prennent du temps à construire, mais pour une production répétée et stable, le coût par carte peut être justifié par la rapidité et la répétabilité.

Test de sonde volante

Pour les volumes faibles à moyens, le test avec sonde volante est plus flexible. Il utilise des sondes mobiles pour contacter les points de test sans dispositif personnalisé. Le temps de configuration est court, ce qui le rend idéal pour les prototypes et les premières productions. Le compromis est le temps de cycle, car la sonde volante est plus lente que l'ICT.

La sonde volante est utile lorsque la conception change fréquemment ou lorsque la construction d'un luminaire n'est pas rentable. Cela nécessite toujours un accès au point de test, mais la programmation est plus rapide et les modifications plus faciles. Pour plus de détails sur cette méthode, voir Démystifier les tests de PCB par sonde volante : le quoi, le pourquoi et le comment.

Test fonctionnel et validation du système

Après que le test électrique confirme que la carte est correctement assemblée, le test fonctionnel vérifie qu'elle fonctionne comme prévu. Cette étape simule l'environnement d'exploitation réel et vérifie les entrées, les sorties, la consommation électrique, les interfaces de communication et le comportement du micrologiciel.

Le test fonctionnel est spécifique à chaque produit. Une carte de commande de moteur peut être testée pour la sortie PWM et la limite de courant. Un commutateur réseau peut être testé pour le comportement de la liaison et la vitesse du port. Les appareils de test, l'état du micrologiciel, les logiciels, les limites et les journaux sont généralement personnalisés à partir des spécifications du produit. Ils doivent donc être définis avant le devis s'ils affectent la portée.

Analyse des limites et autotest intégré

Pour les cartes dotées de circuits intégrés complexes, le balayage des limites ou les tests JTAG peuvent vérifier les connexions numériques sans sonder chaque réseau. Ceci est utile pour les appareils à grand nombre de broches où l'accès physique est limité. Les routines d'auto-test intégrées au micrologiciel peuvent également exécuter des diagnostics pendant le test fonctionnel afin de réduire la durée du test et d'augmenter la couverture.

Qualité finale et traçabilité

Avant l'expédition, une inspection visuelle finale et une vérification ponctuelle électrique confirment que la carte répond aux critères d'acceptation. Si IPC-A-610 ou une exigence spécifique au client fait partie de la documentation publiée, le dossier d'inspection doit indiquer cette limite au lieu de traiter l'acceptation comme un contrôle visuel générique.

La traçabilité est l'épine dorsale de la répétabilité. Pour les versions contrôlées, chaque carte doit être liée au BOM publié, aux codes de lot des composants, au profil de refusion, aux résultats AOI/X-ray, ICT ou aux résultats de sonde volante, aux données de tests fonctionnels, aux enregistrements de retouche et aux preuves d'expédition. Si une défaillance sur le terrain se produit, la traçabilité permet d'isoler la cause première jusqu'à un lot de composants, une fenêtre de processus, une révision ou un enregistrement de test. Pour en savoir plus sur cette étape, consultez Tests d'assemblage de cartes de circuits : conseils et meilleures pratiques.

RFQ-Prêt Portée du test

Les tests ne peuvent pas être tarifés ou comparés de manière fiable lorsque le RFQ indique uniquement « AOI, X-ray, ICT et FCT requis ». Chaque acronyme nécessite un propriétaire, une limite et des exigences en matière de preuves.

Incluez ces entrées avant la publication du devis :

• Gerber ou ODB++, données de forage, BOM, centroïde, dessin d'assemblage, révision, quantité, informations latérales et contexte d'utilisation du produit.
• Déclencheurs de package ou de processus pour SPI, AOI, X-ray/AXI, ICT, sonde volante, programmation ou FCT.
• Carte des points de test, propriété des appareils, propriété du programme de test, image du micrologiciel, état d'alimentation/réinitialisation/démarrage, limites de mesure, règles de retest et journaux requis.
• Attentes en matière de preuves d'expédition telles que les notes du premier article, les enregistrements AOI/X-ray, les journaux ICT/FCT, les photos, les rapports d'exception, les étiquettes et les données de sérialisation.

Pour connaître la portée spécifique au devis, commencez par la liste de contrôle du fichier de devis d'assemblage SMT, puis utilisez Qu'est-ce que l'inspection et les tests SMT devraient faire pour un devis PCBA Inclure. Si le micrologiciel ou les appareils sont impliqués, utilisez Quels détails de programmation et de test des appareils devraient être dans un PCBA RFQ.

Lacunes courantes en matière de tests et comment les éviter

Même avec les bons outils, les stratégies de test peuvent échouer si elles ne sont pas intégrées. Les lacunes courantes incluent un accès insuffisant aux zones de test, le recours uniquement à l'AOI pour les cartes BGA, l'omission des tests sur carte nue et le manque de traçabilité entre les stations de test.

La stratégie de test doit être définie lors de la conception

La testabilité est une décision de conception. Si les tampons de test ne sont pas inclus, ICT et la sonde volante ne peuvent pas être utilisées. Si les joints BGA ne sont pas optiquement visibles, une inspection des joints cachés ou un autre chemin de preuve doit être prévu dans le processus. Si le micrologiciel ne prend pas en charge l’autotest, la couverture fonctionnelle diminue. Le plan de test doit être revu pendant DFM, et non après l'échec du premier lot.

Faire correspondre les méthodes de test au risque produit

Toutes les cartes n'ont pas besoin de tous les tests. Une simple carte monocouche peut n'avoir besoin que d'un AOI et d'une vérification électrique rapide. Une carte multicouche haute densité avec BGA nécessite des tests aux rayons X, aux TIC et fonctionnels. La stratégie de test doit correspondre aux exigences de complexité, de volume et de fiabilité de l'utilisation finale du produit. Pour connaître le contexte fondamental des types de cartes et de la terminologie, voir Decoding PCB: What PCB Board Stands For in Electronics.

Évitez de trop vous fier à l’inspection visuelle

L'inspection visuelle manuelle est subjective et incohérente. Elle a sa place dans l’audit final ou dans l’examen du premier article, mais elle ne devrait jamais être la principale méthode de détection des défauts. Les tests AOI, radiographiques et électriques fournissent des données objectives et reproductibles qui prennent en charge l’amélioration des processus et le suivi du rendement.

Créer un plan de test évolutif

Une stratégie solide de test de PCB évolue en fonction du volume et de la complexité. Dans les phases de prototype, la sonde volante et les rayons X offrent une flexibilité sans coût de montage. À mesure que le volume augmente, les TIC et l’AOI en ligne réduisent le temps de cycle et stabilisent le rendement. Les tests fonctionnels restent constants mais doivent être automatisés autant que possible pour réduire les variations des opérateurs.

Le plan de test doit également réinjecter des données dans le processus. Si AOI montre une tendance aux ponts de soudure sur un composant spécifique, le pochoir ou le programme de placement doit être ajusté. Si ICT montre une ouverture récurrente sur le même réseau, le placement des composants ou le profil de redistribution doit être revu. Les tests ne sont pas seulement une porte, c'est une boucle de rétroaction.

Omini intègre ces étapes dans un flux continu où les données d'inspection, les résultats des tests électriques et les enregistrements de traçabilité sont liés. Cette approche prend en charge à la fois les flux de travail des solutions EMS et de l'assemblage PCBA, garantissant que la qualité est intégrée à chaque étape plutôt qu'inspectée à la fin.

Note de terrain sur la discipline des tests

La discipline des tests est ce qui sépare une version PCBA contrôlée d'une version risquée. Un flux de tests bien structuré crée des preuves plus claires pour l'acceptation, la retouche, l'expédition et l'examen ultérieur des causes profondes. Les cartes qui sautent des étapes ou s'appuient sur un seul point d'inspection comportent des risques cachés qui font souvent surface après la livraison.

Le point pratique à retenir est simple. Définissez le plan de test pendant la conception, adaptez les méthodes aux risques, utilisez les bons outils pour les joints cachés et maintenez la traçabilité intacte depuis BOM jusqu'à l'expédition. Lorsque ces étapes sont suivies, les tests de cartes PCB deviennent un système de contrôle technique plutôt qu'une étape de tri tardive.

Notes sur les sources

• PCBA limite d'exhaustivité du package de construction - IPC liste de contrôle publique PCBA (standard).

Source fact: IPC publishes a public checklist for producing rigid printed board assemblies that frames fabrication, assembly, BOM, inspection, and test inputs as a build-package completeness problem. Omini interpretation: Use this to require Gerber or ODB++, BOM, centroid, assembly drawing, revision, inspection scope, and test expectations before build release. Allowed usage: Use on RFQ readiness, PCBA quote scope, prototype-to-production, and release package pages.

• Limite du processus d'assemblage soudé - IPC Exigences J-STD-001J pour les assemblages électriques et électroniques soudés (standard).

Source fact: IPC J-STD-001 is the source boundary for soldered electrical and electronic assembly process requirements. Omini interpretation: Use this to explain why soldering process assumptions, workmanship class ownership, inspection scope, and acceptance handoff must be defined before production release. Allowed usage: Use on SMT assembly, inspection planning, and RFQ readiness pages when soldered-assembly process boundaries matter.

• Limite d'acceptabilité des assemblages électroniques - IPC-A-610J acceptabilité des assemblages électroniques (standard).

Source fact: IPC-A-610 is the source boundary for electronic assembly acceptability and inspection context. Omini interpretation: Use this to frame AOI, visual inspection, and human review as scoped acceptance activities that need defined class, defect ownership, and pass/fail evidence rather than generic quality claims. Allowed usage: Use on inspection, AOI, X-ray, and assembly quality pages.

• Limite du contrôle du processus d'inspection automatisé - Exigences IPC-9716A pour le contrôle du processus d'inspection automatisé (standard).

Source fact: IPC-9716A is the source boundary for automated inspection process-control context, including SPI, AOI, and AXI for printed board assemblies. Omini interpretation: Use this to frame automated inspection as a scoped process-control activity that needs board side, component coverage, method, and acceptance handoff before production release. Allowed usage: Use on AOI, SPI, AXI, SMT inspection, AOI versus X-ray comparison, and quote-handoff pages when explaining automated inspection scope.

• BGA limite d'inspection et d'assemblage - IPC-7095E Guide du processus de conception et d'assemblage pour les réseaux à billes (standard).

Source fact: IPC-7095E covers BGA and fine-pitch BGA design and assembly implementation topics, including inspection, rework, repair, and troubleshooting scope. Omini interpretation: Use this to justify X-ray review when critical solder joints are hidden below BGA or fine-pitch area-array packages and optical inspection cannot see the joint interface. Allowed usage: Use on X-ray inspection, BGA assembly, AOI versus X-ray comparison, via-in-pad, and hidden-joint inspection pages.

• ICT limite de test de fabrication - Test en circuit Keysight pour la fabrication (fabricant).

Source fact: Keysight presents in-circuit test as a manufacturing test method for assembled boards, focused on detecting assembly faults and verifying circuit-level conditions. Omini interpretation: Use this to require explicit ICT access, fixture readiness, net coverage, program ownership, and pass/fail evidence when a PCBA quote includes ICT. Allowed usage: Use on SMT inspection, PCBA quote scope, ICT, DFT, and production-test handoff pages.

• PCBA limite d'automatisation des tests fonctionnels - NI PCB Assembly Test Toolkit (fabricant).

Source fact: NI publishes PCBA test automation resources for electrical functional test workflows and test-station development. Omini interpretation: Use this to separate inspection from functional test: FCT needs fixtures, firmware state, measurement steps, limits, and a pass/fail handoff defined before quote. Allowed usage: Use on functional test, PCBA quote scope, programming, fixture, and production-test handoff pages.

• Limite de traçabilité de fabrication - IPC-1782 contexte standard de traçabilité (standard).

Source fact: IPC-1782 is a source boundary for manufacturing and supply-chain traceability of electronic products. Omini interpretation: Use this to explain why repeat builds should name lot traceability, approved alternates, revision ownership, and shipment evidence before the process leaves prototype mode. Allowed usage: Use on traceability, production handoff, regulated-product readiness, BOM control, and NPI pages.