Direkte Antwort
Kontrollierte Impedanz bedeutet, dass die Leiterplatte so aufgebaut ist, dass sich ausgewählte Leiterbahnen wie Übertragungsleitungen mit einer bekannten charakteristischen Impedanz verhalten. Es reicht nicht aus, ein Netz im Layout als 50 Ohm oder 100 Ohm zu kennzeichnen. Der Hersteller benötigt die Schicht, die Referenzebene, die Kupferdicke, die dielektrische Dicke, die Laminatfamilie, den Zustand der Lötmaske, die Zieltoleranz und die Testanforderungen.
Beginnen Sie mit dem Leitfaden PCB-Stackup und Signalintegrität für Hochgeschwindigkeitsplatinen und validieren Sie dann die Geometrie im ersten Durchgang mit dem PCB-Impedanzrechner. Behandeln Sie die Rechnerausgabe als Entwurfsschätzung und nicht als Fertigungsmaßnahme.
Technische Prinzipien
Die Impedanz wird durch die Feldgeometrie festgelegt. Eine Mikrostreifenleiterbahn verwendet eine Ebene unterhalb der Leiterbahn als Hauptrückweg, während eine Streifenleitungsleiterbahn zwischen Referenzebenen eingebettet ist. Breite, Kupferdicke, Dielektrikumshöhe, Dielektrizitätskonstante und Lötstopplack verändern alle die Feldverteilung. Differentialpaare fügen zwei weitere Variablen hinzu: den Abstand zwischen den Leiterbahnen und die Symmetrie des Paares gegenüber benachbartem Kupfer.
Das Herstellungsproblem ist die Variation. Die Laminatdicke weist Toleranzen auf, die Breite des geätzten Kupfers weicht von der Vorlage ab, die Verkupferung verändert die endgültige Dicke und die Deckschicht des Lötstopplacks kann zwischen den äußeren Schichten unterschiedlich sein. Ein robustes Design lässt Spielraum für diese Variationen, anstatt den Hersteller zu zwingen, eine Geometrie am Rande seines Prozesses zu halten.
Praktische Formel
Es gibt keine einzelne geschlossene Gleichung, die jeden PCB-Aufbau abdeckt. Verwenden Sie daher für die Entwurfsarbeit die Feldlöser- oder Taschenrechnerausgabe. Die technische Beziehung ist immer noch einfach:
„Impedanz = Funktion (Leiterbahnbreite, Kupferdicke, dielektrische Höhe, Dielektrizitätskonstante, Lötmaske, Referenzebenengeometrie)“.
Für eine funktionierende Schätzung gehen wir davon aus, dass eine Single-Ended-Leiterbahn der Außenschicht eine Impedanz von 50 Ohm benötigt. Wenn das vorläufige Berechnungsergebnis eine Breite von 0,18 mm bei einer ausgewählten dielektrischen Dicke anzeigt, frieren Sie diese Breite nicht ein, bis der Hersteller das tatsächliche Prepreg, die endgültige Kupferdicke und die Ätzkompensation bestätigt. Wenn der Hersteller nach der CAM-Kompensation 0,16 mm vorschlägt, überprüfen Sie vor der Genehmigung erneut Abstand und Verlust.
Vergleichstabelle
| Design choice | Best use | Main risk | Manufacturing note |
|---|---|---|---|
| Mikrostreifen | Outer-layer RF, USB, Ethernet, display links | More exposed to solder mask and environment | Confirm whether solder mask is included in the impedance model |
| Streifenleitung | Dense high-speed routing inside multilayer boards | Harder to probe and rework | Requires stable dielectric thickness above and below the trace |
| Loose tolerance | General digital interfaces with margin | May not protect a marginal channel | Lower cost and easier yield |
| Tight tolerance | High-speed links with small eye margin | Higher cost and more engineering queries | Needs clear coupon and test requirements |
Checkliste für die Fertigungsfreigabe
Geben Sie Impedanzanforderungen in die Fertigungszeichnung ein, nicht nur in Routing-Einschränkungen. Listen Sie jede kontrollierte Struktur nach Netzklasse, Schicht, Zielimpedanz, Toleranz und Referenzebene auf. Wenn die Platine sowohl Single-Ended- als auch Differentialstrukturen aufweist, trennen Sie diese klar voneinander. Wenn der Hersteller die Breite an die Impedanz anpassen kann, geben Sie den zulässigen Anpassungsbereich an.
Mischen Sie eine kontrollierte Impedanzanforderung nicht mit vagen Materialhinweisen wie „FR-4 oder gleichwertig“, wenn der Kanal echte Spielraumgrenzen hat. Äquivalente Materialien können sich in der Dielektrizitätskonstante, dem Verlustfaktor, dem Harzgehalt und der Verfügbarkeit der Dicke unterscheiden. Die sicherere Anweisung besteht darin, das elektrische Ziel anzugeben und den Hersteller einen qualifizierten Aufbau zur Genehmigung vorschlagen zu lassen.
Häufige Fehlermodi
Der häufigste Fehler ist das Routing vor der Stackup-Genehmigung. Eine spätere Änderung des Dielektrikums verschiebt die Impedanz und das Layout muss verbreitert oder verengt werden, nachdem die Platzierung bereits überfüllt ist. Ein weiterer Fehler besteht darin, eine enge Impedanztoleranz zu fordern und gleichzeitig den günstigsten Standardaufbau zu fordern. Dieser Konflikt erscheint normalerweise als CAM-Frage, als Überarbeitung eines Angebots oder als verspäteter erster Artikel.
Die kontrollierte Impedanz schneidet sich auch mit DFM. Sehr schmale Leiterbahnen, geringe Differenzabstände und kantengekoppelte Paare in der Nähe von Kupfergüssen können elektrisch gewollt, aber schwierig herzustellen sein. Überprüfen Sie diese Kompromisse mit Häufige DFM-Probleme und wie man sie beim PCB-Design vermeidet, bevor Sie Gerbers senden.
Verwandte technische Hinweise zu Omini
- PCB-Fertigungsmöglichkeiten
- Cheap-PCB-Herstellung: Häufige Fehler, die Ihr Budget sprengen
- Dekodierung der HDI-PCB-Technologie (High-Density Interconnect): Ein Überblick