Direkte Antwort
passt die Leiterbahnimpedanz PCB an die charakteristische Impedanz des Systems an, um Signalreflexionen, Klingeln und Übersprechen in Hochgeschwindigkeitsschaltungen zu verhindern. Ohne sie verschlechtern sich die Signale auf dem Weg entlang der Übertragungsleitungen, was zu Zeitfehlern und zeitweiligen Ausfällen führt. Ingenieure müssen in der Fertigungsdokumentation Zielimpedanz, Toleranz und Referenzebenen angeben und die Ergebnisse dann während der Fertigung mit Testcoupons und TDR-Messungen überprüfen.
---
Die Physik hinter der kontrollierten Impedanz
Eine PCB-Leiterbahn ist nicht nur ein Kupferdraht; Es handelt sich um eine Übertragungsleitung mit verteilter Kapazität, Induktivität, Widerstand und Leitfähigkeit. Wenn ein Signal von einem Treiber mit einer bestimmten Ausgangsimpedanz in eine Leiterbahn mit einer anderen charakteristischen Impedanz übergeht, wird ein Teil der Signalenergie zurück zur Quelle reflektiert. Diese Reflexion verstärkt das vorwärts gerichtete Signal und führt zu Überschwingern, Unterschwingern und Klingeln am Empfänger.
Die charakteristische Impedanz (Z₀) einer Mikrostreifen- oder Streifenleiterbahn wird durch vier Hauptvariablen bestimmt:
- Dielektrizitätskonstante (Dk) der Laminat- und Prepreg-Materialien
- Dielektrische Dicke zwischen der Signalspur und der angrenzenden Referenzebene
- Leiterbahnbreite und, für Differentialpaare, Leiterbahnabstand
- Kupferdicke und Oberflächenrauheit
Bei einem Oberflächen-Mikrostreifen nimmt die Impedanz mit zunehmender Leiterbahnbreite oder abnehmender Dielektrikumsdicke ab. Für eine zwischen zwei Referenzebenen eingebettete Streifenleitung gelten die gleichen Beziehungen, aber das Signal ist auf beiden Seiten abgeschirmt, wodurch Übersprechen reduziert und die Immunität gegenüber externem Rauschen verbessert wird.
Der Verlustfaktor (Df) des dielektrischen Materials spielt auch bei höheren Frequenzen eine Rolle. Materialien mit niedrigerem Verlustfaktor, wie Rogers- oder Megtron-Laminate, bewahren die Signalamplitude bei Frequenzen über 1 GHz besser als Standard-FR4. Für die meisten digitalen Schnittstellen, die unter 10 Gbit/s arbeiten, ist jedoch Standard FR4 mit einem gut kontrollierten Dk ausreichend, wenn der Stackup richtig ausgelegt ist.
Wie die Impedanzkontrolle in der Fertigung funktioniert
Stapeldesign und Materialauswahl
Der Herstellungsprozess beginnt mit dem Stapeln. Der Hersteller wählt Laminat- und Prepreg-Materialien aus, die die in Ihrem Entwurf angegebenen Anforderungen an die Dielektrizitätskonstante erfüllen. IPC-4101 definiert die Spezifikation für Basismaterialien, einschließlich der elektrischen und mechanischen Eigenschaften, die Laminate erfüllen müssen.
Standard-FR4 hat eine Dielektrizitätskonstante, die je nach Harzgehalt und Glasgewebeart typischerweise zwischen 3,8 und 4,5 liegt. Diese Variation ist eine Hauptquelle für Impedanzfehler. Für eine engere Impedanztoleranz können Hersteller Materialien mit einem strenger kontrollierten Dk verwenden, z. B. verlustarme Laminate oder Materialien mit einer bestimmten Glasbindung wie 106, 1080 oder 2116.
Der Aufbau definiert auch die dielektrische Dicke zwischen jeder Signalschicht und ihrer Referenzebene. Diese Dicke wird durch die Anzahl der Prepreg-Schichten und den Laminierdruck gesteuert. Ein dickeres Dielektrikum erhöht die Impedanz; ein dünneres Dielektrikum verringert es.
Geometrie und Ätzung nachzeichnen
Sobald der Aufbau festgelegt ist, wird die Leiterbahnbreite zur primären Variablen, die der Hersteller steuert, um die Zielimpedanz zu erreichen. Der Hersteller berechnet anhand der Stapelparameter die erforderliche Leiterbahnbreite und passt die Vorlage dann entsprechend an.
Das Ätzen von Kupfer bringt eine praktische Einschränkung mit sich: Beim Ätzprozess wird Kupfer sowohl von den Seiten als auch von der Oberseite der Leiterbahn entfernt, wodurch ein trapezförmiger Querschnitt anstelle eines perfekten Rechtecks entsteht. Der Unterschied zwischen der Breite oben und unten wird Ätzfaktor genannt. Bei der Impedanzkontrolle muss der Hersteller dies berücksichtigen und die Bildbreite so anpassen, dass die durchschnittliche Breite die richtige Impedanz ergibt.
Auch das Kupfergewicht spielt eine Rolle. Eine Kupferleiterbahn von 1 Unze hat eine Nenndicke von 35 Mikrometern, die tatsächliche Dicke kann jedoch um ±10 % variieren. Dickeres Kupfer vergrößert die Querschnittsfläche, was den Widerstand verringert, aber auch die Impedanz leicht verändert. Für eine kontrollierte Impedanz muss der Hersteller das genaue Kupfergewicht kennen, das Sie verwenden möchten.
Referenzebenen und Rückstrompfade
An jede kontrollierte Impedanzspur muss eine durchgehende Referenzebene angrenzen. Die Referenzebene stellt den Rückstrompfad für das Signal bereit. Wenn die Ebene geteilt ist oder eine Lücke unter der Leiterbahn aufweist, muss der Rückstrom um die Lücke herum fließen, wodurch die Schleifenfläche vergrößert wird und eine Impedanzdiskontinuität entsteht.
Bei Differentialpaaren müssen die beiden Leiterbahnen miteinander und mit der Referenzebene gekoppelt sein. Der Abstand zwischen den Paaren bestimmt den Kopplungskoeffizienten. Ein engerer Abstand erhöht die Kopplung, was die Differenzimpedanz für eine gegebene Leiterbahnbreite verringert.
Spezifizieren der Impedanzkontrolle in Ihren Designdateien
Was in der Fertigungszeichnung enthalten sein soll
Die Fertigungszeichnung muss einen klaren Hinweis zur Impedanzkontrolle enthalten. In dieser Notiz sollte jedes Netz oder jeder Bus mit seiner Zielimpedanz, Toleranz und den beteiligten Schichten aufgeführt sein. Eine typische Notiz könnte lauten:
> "Controlled impedance required. 50-ohm single-ended ±10% on layers 1 and 4. 100-ohm differential ±10% on layer 3. Reference planes: layer 2 for layers 1 and 3; layer 3 for layer 4."
Der Hinweis sollte auch die Testmethode angeben, typischerweise TDR (Zeitbereichsreflektometrie), und ob Testcoupons auf dem Panel erforderlich sind.
Die Impedanzkontrolltabelle
Eine Tabelle ist die übersichtlichste Möglichkeit, Impedanzanforderungen über mehrere Netze hinweg zu kommunizieren. Fügen Sie die folgenden Spalten ein:
| Net/Bus | Target Impedance | Tolerance | Layer | Reference Plane | Type |
|---|---|---|---|---|---|
| USB 3.0 TX/RX | 90 Ω differential | ±10% | L1 | L2 | Differential |
| DDR4 DQ | 40 Ω single-ended | ±10% | L3 | L2/L4 | Single-ended |
| PCIe Gen3 | 85 Ω differential | ±10% | L1 | L2 | Differential |
| Ethernet | 100 Ω differential | ±10% | L4 | L3 | Differential |
Diese Tabelle bietet dem Hersteller alles, was er zum Berechnen von Leiterbahnbreiten und zum Einrichten von Testcoupons benötigt. Ohne sie muss der Hersteller raten, und das Ergebnis wird wahrscheinlich nicht Ihren Anforderungen an die Signalintegrität entsprechen.
Häufige Spezifikationsfehler
Ingenieure machen häufig diese Fehler, wenn sie die Impedanzkontrolle spezifizieren:
- Verwendung eines generischen Impedanzrechners ohne den tatsächlichen Aufbau. Online-Rechner gehen von einem bestimmten Dk und einer bestimmten dielektrischen Dicke aus. Der Aufbau Ihres Herstellers wird unterschiedlich sein.
- Vergessen, die Referenzebene anzugeben. Wenn die Referenzebene nicht angegeben ist, geht der Hersteller möglicherweise von der falschen Schicht aus, was zu einer falschen Impedanz führt.
- Lötmaskeneffekte werden ignoriert. Lötmaske hat eine Dielektrizitätskonstante von etwa 3,5 bis 4,0 und kann die Impedanz auf Oberflächenleiterbahnen um 2 bis 5 Ohm senken. Dies sollte der Hersteller bei der Berechnung berücksichtigen.
- Toleranz wird nicht angegeben. Eine Standardtoleranz von ±10 % ist üblich, einige Schnittstellen erfordern jedoch eine strengere Kontrolle. Wenn Sie keine Angaben machen, verwendet der Hersteller seine Standardtoleranz, die möglicherweise nicht ausreicht.
Verifizierungsmethoden: Testcoupons und TDR
Test-Coupon-Design
Für die Impedanzüberprüfung sind Testcoupons auf demselben Panel wie die Produktionsplatinen erforderlich. Ein Testcoupon ist ein kleines Muster, das die Leiterbahngeometrie und den Aufbau der Netze mit kontrollierter Impedanz nachbildet. Es wird am Plattenrand angebracht und nach der Fertigung wieder entfernt.
Der Coupon muss so gestaltet sein, dass er mit der Breite, dem Abstand und der Referenzebenenkonfiguration der Produktionsspur übereinstimmt. IPC-TM-650 bietet Testmethoden zur Messung der Impedanz, einschließlich der in Testmethode 2.5.5.7 beschriebenen TDR-Methode.
TDR-Messprozess
TDR sendet einen schnell ansteigenden Schrittimpuls entlang der Spur und misst die reflektierte Energie. Der Reflexionskoeffizient an jedem Punkt entlang der Spur gibt die lokale Impedanz an. Ein 50-Ohm-System mit einer 50-Ohm-Leiterbahn erzeugt keine Reflexion; Eine Nichtübereinstimmung führt zu einer positiven oder negativen Reflexion.
Der Hersteller misst die Couponimpedanz und zeichnet die Werte auf. Wenn die gemessene Impedanz innerhalb der angegebenen Toleranz liegt, besteht das Panel den Test. Ist dies nicht der Fall, muss der Hersteller den Prozess anpassen – typischerweise durch Änderung der Leiterbahnbreite oder der Dielektrikumsdicke – und den Test erneut durchführen.
Wann in der Simulation überprüft werden muss
Simulationstools wie HyperLynx, SIwave oder Polar Si9000 können die Impedanz vor der Fertigung vorhersagen. Diese Werkzeuge verwenden die Stapelparameter und die Leiterbahngeometrie, um die erwartete Impedanz zu berechnen. Allerdings ist die Simulation nur so genau wie die Eingabedaten. Die Dielektrizitätskonstante von FR4 variiert je nach Frequenz und Harzgehalt, und die tatsächliche Breite der geätzten Leiterbahn weicht von der Designbreite ab.
Nutzen Sie die Simulation, um Ihr Design zu validieren, bevor Sie es zur Fertigung schicken, aber verlassen Sie sich nicht darauf als endgültige Überprüfung. Die TDR-Messung am tatsächlichen Panel ist die maßgebliche Kontrolle.
Praxisbeispiel: Eine DDR4-Speicherschnittstelle
Stellen Sie sich eine DDR4-Schnittstelle vor, die mit 2400 MT/s läuft. Die Datensignale (DQ) erfordern eine Single-Ended-Impedanz von 40 Ohm und die Differential-Strobe-Signale (DQS) erfordern eine Differentialimpedanz von 80 Ohm. Der Aufbau verwendet eine 6-Lagen-Platine mit folgender Konfiguration:
- Schicht 1: Signal (oben), 1 Unze Kupfer
- Schicht 2: Grundebene
- Schicht 3: Signal, 1 Unze Kupfer
- Schicht 4: Energieebene
- Schicht 5: Signal, 1 Unze Kupfer
- Ebene 6: Grundebene
Das Dielektrikum zwischen Schicht 1 und Schicht 2 ist eine einzelne Prepreg-Schicht aus 2116-Glasgewebe mit einem Dk von 4,2 und einer Dicke von 4,2 mil. Der Hersteller berechnet, dass eine Leiterbahnbreite von 5,5 Mil auf Schicht 1 eine Impedanz von 40 Ohm erzeugt. Für das Differenzialpaar auf Schicht 1 ergibt eine Leiterbahnbreite von 4,5 mil mit einem Abstand von 6 mil eine Differenzimpedanz von 80 Ohm.
In der Fertigungszeichnung sind diese Werte angegeben und der Hersteller legt Testcoupons auf die Platte. Nach dem Laminieren und Ätzen zeigt die TDR-Messung 39,2 Ohm für die Single-Ended-Leiterbahnen und 78,5 Ohm für die Differentialpaare – beide innerhalb der Toleranz von ±10 %.
Wenn die Messung fehlgeschlagen wäre, würde der Hersteller die Spurbreite im Bildmaterial anpassen und das Panel erneut ausführen. Diese Iteration erhöht Zeit und Kosten, weshalb eine frühzeitige Zusammenarbeit mit dem Hersteller unerlässlich ist.
Wie sich die Impedanzkontrolle auf Kosten und Durchlaufzeit auswirkt
Impedanzkontrolle erhöht die Herstellungskosten aus mehreren Gründen:
- Materialauswahl. Laminate mit engerer Dk-Toleranz kosten mehr als Standard-FR4.
- Prozesskontrolle. Der Hersteller muss das Ätzen und Laminieren sorgfältiger überwachen, um eine konsistente Leiterbahngeometrie und Dielektrikumsdicke aufrechtzuerhalten.
- Testcoupons und TDR-Messung. Für jedes Panel sind Couponherstellung und Messzeit erforderlich.
- Mögliche Nacharbeiten. Wenn die Impedanz ausfällt, kann das Panel verschrottet oder nachbearbeitet werden, was zusätzliche Kosten verursacht.
Die Vorlaufzeit erhöht sich auch, da der Hersteller möglicherweise bestimmte Materialien bestellen und zusätzliche Testzyklen durchführen muss. Eine schlecht spezifizierte Impedanzanforderung kann zu mehreren Iterationen führen, was sowohl die Kosten als auch die Vorlaufzeit weiter erhöht.
Um diese Auswirkungen zu minimieren, geben Sie in Ihrem ersten RFQ vollständige Impedanzspezifikationen an und arbeiten Sie mit dem Hersteller zusammen, um Materialien auszuwählen, die Leistung und Kosten in Einklang bringen. Bei Platinen, die keine Impedanzkontrolle erfordern, ist die Standard-FR4-Verarbeitung schneller und kostengünstiger.
Häufige Fehler und wie man sie vermeidet
Fehler 1: Angenommen, alle FR4 seien gleich
FR4 ist ein Oberbegriff für viele Laminatformulierungen mit unterschiedlichen Dk-Werten. Eine für ein FR4-Material berechnete Leiterbahnbreite von 50 Ohm kann bei einem anderen 55 Ohm erzeugen. Geben Sie immer den Materialtyp an oder fragen Sie den Hersteller nach der empfohlenen Stapelung.
Fehler 2: Ignorieren der Wirkung von angrenzendem Kupfer
Erdschüttungen oder Stromebenen auf derselben Ebene wie eine Leiterbahn mit kontrollierter Impedanz können die Impedanz ändern, indem sie das elektromagnetische Feld um die Leiterbahn herum verändern. Halten Sie einen Abstand von mindestens dem Dreifachen der Dielektrikumsdicke zwischen der Leiterbahn und angrenzendem Kupfer ein.
Fehler 3: Vergessen durch Übergänge
Ein Via-Übergang von einer Schicht zur anderen führt zu einer Impedanzdiskontinuität. Via Stub, Pad und Anti-Pad beeinflussen alle die Impedanz. Verwenden Sie bei Hochgeschwindigkeitssignalen das Hinterbohren, um Via-Stubs zu entfernen, oder gestalten Sie das Via mit einer Struktur mit kontrollierter Impedanz.
Fehler 4: Den Hersteller nicht frühzeitig einbeziehen
Der Aufbau und die Materialverfügbarkeit des Herstellers bestimmen, was erreichbar ist. Wenn Sie einen Stapel entwerfen, den der Hersteller nicht produzieren kann, kommt es zu Verzögerungen und Kostenüberschreitungen. Teilen Sie Ihre Impedanzanforderungen mit, bevor Sie das Layout fertigstellen.
Wann ist der Hersteller einzubeziehen?
Beziehen Sie den Hersteller so früh wie möglich ein – idealerweise bereits bei der Stackup-Auswahl. Die meisten Hersteller bieten einen empfohlenen Aufbau für eine bestimmte Schichtanzahl und Impedanzanforderung an. Dieser Aufbau gibt den Materialtyp, die dielektrische Dicke und das Kupfergewicht an, mit denen Sie Ihre Zielimpedanz erreichen.
Fordern Sie für komplexe Designs mit mehreren Impedanzanforderungen eine Vorab-Layout-Stackup-Empfehlung an. Der Hersteller kann die erforderlichen Leiterbahnbreiten und -abstände für jeden Impedanzwert berechnen, wodurch Sie Zeit sparen und das Fehlerrisiko verringern.
Das Ingenieurteam von Omini kann Ihre Anforderungen an Aufbau und Impedanz vor der Fertigung überprüfen und so sicherstellen, dass Ihr Design herstellbar ist und die Impedanzziele mit den ausgewählten Materialien erreichbar sind. Diese frühzeitige Zusammenarbeit verringert das Risiko fehlerhafter Panels und kostspieliger Nacharbeiten.
Impedanzkontrolle in verschiedenen PCB Technologien
Flex und Starr-Flex PCBs
Flex PCBs stellen zusätzliche Herausforderungen bei der Impedanzkontrolle dar, da das flexible Polyimidmaterial eine andere Dielektrizitätskonstante als FR4 hat und die Materialdicke während des Laminierungsprozesses variieren kann. Der Flex PCB-Herstellungsprozess erfordert eine sorgfältige Kontrolle der Deckschichtdicke und der Klebeschichten, die sich auf die Impedanz auswirken. Eine detaillierte Übersicht über den Aufbau von Flexboards finden Sie in unserem Artikel zum Flex PCB Herstellungsprozess: Ein Überblick für Anfänger.
HDI PCBs
High-Density-Interconnect-Boards (HDI) verwenden Mikrovias und feinere Leiterbahngeometrien, was die Impedanzkontrolle schwieriger macht. Die geringeren Dielektrikumsdicken und engeren Toleranzen erfordern eine präzise Prozesssteuerung. Die HDI-Technologie wird häufig in Verbindung mit kontrollierter Impedanz für Hochgeschwindigkeitsanwendungen verwendet. Erfahren Sie mehr über die Kompromisse in Decoding High-Density Interconnect (HDI) PCB Technology: An Overview.
Schweres Kupfer PCBs
Schwere Kupferplatinen verwenden Kupfergewichte über 3 Unzen, was den Leiterbahnquerschnitt und die Impedanz erheblich verändert. Das dickere Kupfer erfordert breitere Leiterbahnen, um die gleiche Impedanz zu erreichen, und der Ätzprozess ist schwieriger zu kontrollieren. Weitere Informationen zu diesem Thema finden Sie unter Unterschiedlicher Produktionsprozess zwischen Schwerkupfer PCB und FR4 PCB.
Doppelseitige PCBs
Doppelseitige Platinen können eine kontrollierte Impedanz unterstützen, aber das Fehlen interner Referenzebenen bedeutet, dass der Designer die obere und untere Schicht sorgfältig verwenden muss. Eine Mikrostreifenkonfiguration auf einer doppelseitigen Platine ist möglich, die Impedanz reagiert jedoch empfindlicher auf Lötstopplack- und Oberflächenschwankungen. Weiteren Kontext finden Sie unter Doppelseitiger PCB: Vorteile, Anwendungen und Herstellungsprozess.
Impedanzkontrolle und Montage
Die Impedanzkontrolle endet nicht bei der Herstellung. Auch der Montageprozess kann die Signalintegrität beeinträchtigen. Lötmaskenöffnungen, Komponentenpads und Durchkontaktierungsübergänge führen alle zu Impedanzdiskontinuitäten. Während der SMT-Montage muss bei der Platzierung der Komponenten und der Verlegung der Leiterbahnen zwischen den Pads die kontrollierte Impedanz so weit wie möglich erhalten bleiben.
Bei Hochgeschwindigkeitsanschlüssen und -paketen ist der Übergang vom PCB-Trace zum Komponentenleiter von entscheidender Bedeutung. Die Padgröße und die Lötstellengeometrie beeinflussen die Impedanz. Einige Hochgeschwindigkeitssteckverbinder sind mit kontrollierten Impedanz-Footprints ausgestattet und das PCB-Layout muss mit dem empfohlenen Footprint des Steckverbinders übereinstimmen.
Der SMT-Montageprozess selbst verändert die Impedanz der Leiterbahnen nicht, kann jedoch die Leistung des Gesamtsystems beeinträchtigen. Schlechte Lötverbindungen, falsch ausgerichtete Komponenten oder zu viel Lötpaste können zu Impedanzfehlanpassungen an der Komponentenschnittstelle führen. Eine Übersicht über die Montageschritte finden Sie in unserem Artikel zu Erklärung: Was sind die Schritte im SMT-Montageprozess?.
> Practical note: When reviewing your assembly drawings, check that the solder mask opening around high-speed pads matches the manufacturer's recommendation. An oversized opening exposes more copper, which lowers the impedance at that point. An undersized opening can cause solder mask encroachment, which increases impedance.
Standards und Testmethoden
IPC-2221 und IPC-2222 bieten den allgemeinen Entwurfsrahmen für das PCB-Layout, einschließlich Richtlinien für Leiterbahnabstände und Dielektrikumsdicke. IPC-6012 deckt die Qualifikations- und Leistungsanforderungen für starre PCBs ab, einschließlich Impedanztestanforderungen für Platinen, die eine kontrollierte Impedanz spezifizieren. IPC-4101 definiert die Anforderungen an Grundmaterialien, einschließlich der elektrischen Eigenschaften, die sich auf die Impedanz auswirken. IPC-TM-650 stellt die Testmethoden zur Messung der Impedanz bereit, einschließlich der TDR-Methode.
Diese Standards geben keine genauen Impedanzwerte an – diese werden durch Ihr Systemdesign bestimmt. Sie definieren jedoch die Testmethoden und Akzeptanzkriterien, die Hersteller zur Überprüfung der Impedanzkontrolle verwenden.
Abschließende Empfehlungen
Geben Sie die Impedanzkontrolle frühzeitig im Entwurfsprozess an. Wählen Sie Ihren Aufbau und Ihre Materialien basierend auf den Impedanzanforderungen und nicht umgekehrt. Geben Sie in Ihrer Fertigungszeichnung eine vollständige Impedanzkontrolltabelle an und überprüfen Sie die Ergebnisse mit TDR-Messungen auf Teststücken.
Arbeiten Sie mit Ihrem Hersteller zusammen, um Materialien auszuwählen, die Ihren elektrischen Anforderungen entsprechen, ohne Ihr Budget zu überschreiten. Für die meisten Designs ist Standard-FR4 mit einem gut kontrollierten Dk ausreichend. Für höhere Frequenzen oder engere Toleranzen sollten Sie verlustarme Laminate in Betracht ziehen.
Omini kann Ihren Aufbau überprüfen, Leiterbahnbreiten berechnen und Testcoupons zur Impedanzüberprüfung bereitstellen. Senden Sie Ihre Designdateien frühzeitig und fordern Sie vorab eine Stapelempfehlung für das Layout an, wenn Sie sich bei der Materialauswahl nicht sicher sind. Diese Zusammenarbeit stellt sicher, dass Ihre Impedanzanforderungen beim ersten Durchgang erfüllt werden, was Zeit und Kosten spart.
> Engineering handoff note: The Role of Multilayer PCB Fabrication in Modern Electronics Manufacturing before the release package is frozen.
> Engineering handoff note: Interpreting Gerber Files: A Manufacturer's Perspective before the release package is frozen.
> Engineering handoff note: How to Evaluate PCB Manufacturing Risk from PCB Design and KiCad Trends before the release package is frozen.