PCB Board-Testschritte: DFM, AOI, X-Ray, ICT, FCT

Direkte Antwort

Bei der effektiven PCB Platinenprüfung handelt es sich um einen abgestuften Abnahmeplan und nicht um eine einzelne Inspektionsstation am Ende der Produktionslinie. Die praktische Reihenfolge ist DFM und Testbarkeitsprüfung, Inspektion der unbestückten Platine oder elektrische Prüfung, Lötpastenprüfung, AOI, Röntgen oder AXI für versteckte Verbindungen, ICT oder Flying Probe, wenn elektrischer Zugang vorhanden ist, Funktionstest anhand vorgegebener Grenzwerte, abschließende visuelle Überprüfung und Freigabe der Rückverfolgbarkeitsaufzeichnung.

Das Ziel besteht darin, jeden Fehler dort zu erkennen, wo die Beweise am stärksten sind und die Nacharbeitskosten am niedrigsten sind. Ein Problem mit der Lötpaste gehört vor dem Reflow, ein sichtbarer Lötfehler gehört in die AOI oder visuelle Abnahme, eine versteckte BGA- oder QFN-Verbindung erfordert Röntgen/AXI oder einen anderen definierten Beweispfad und das Produktverhalten gehört in den Funktionstest. Der Testplan sollte vor der Veröffentlichung des Builds die Methode, die Abdeckungsgrenze, den Besitzer, den Bestanden/Nicht bestanden-Nachweis, die Wiederholungstestregel und die Datensätze benennen.

Verwenden Sie diese Seite, wenn es sich um eine PCB Prüfung auf Produktionsebene handelt: Welche Inspektion oder elektrische Prüfung gehört zum Bauplan, RFQ, Abnahmeprotokoll oder Versandnachweis. Wenn die Frage darin besteht, wie man eine Platine am Labortisch debuggt, verwenden Sie stattdessen die PCB Multimeter-Test-Checkliste.

Schnelle Methodenauswahl

Warum das Testen von Leiterplatten vor der Montage beginnen muss

Viele Testprobleme beginnen in der Entwurfs- und Fertigungsphase. Wenn die unbestückte Platine Verstöße gegen die Leiterbahnbreite, Beschichtungsfehler, einen schwachen Sondenzugang oder Dokumentationslücken aufweist, lässt sich die Ausbeute auch durch eine noch so umfassende Endkontrolle nicht vollständig wiederherstellen. Aus diesem Grund müssen Tests mit der Entwurfsprüfung, der Testbarkeitsprüfung und der eingehenden Qualitätskontrolle beginnen.

DFM und Datenüberprüfung

Bevor Kupfer geätzt wird, müssen die Herstellungsdaten überprüft werden. Gerber oder ODB++, Bohrdateien, Pick-and-Place-Daten, Montagezeichnungen, Revisionsnotizen und BOM werden anhand der Fertigungs- und Montagefähigkeiten überprüft. In dieser Phase suchen Ingenieure nach Problemen, die später zu Testproblemen führen, wie z. B. blockierter Zugang zum Testpad durch Komponenten, fehlende Nebeninformationen, unklare Akzeptanzklasse oder unzureichender Freiraum für Sonden.

DFM Überprüfung überprüft auch die Integrität des Stapels, die Anforderungen an die Impedanzkontrolle, das Kupfergewicht, das Paketrisiko und ob die angeforderte Inspektion oder der elektrische Test tatsächlich Kontakt mit der Platine herstellen kann. Wenn ein Design DFM fehlschlägt, ist die Lösung normalerweise schnell und kostengünstig. Wenn es DFM besteht, aber später fehlschlägt, steigen die Kosten exponentiell. Für einen tieferen Einblick in die Qualitätskontrollen in der Designphase lesen Sie unseren Leitfaden zum Thema Custom PCB Board Manufacturer: So stellen Sie Qualität und Zuverlässigkeit sicher.

Inspektion der unbestückten Platine

Sobald die Rohbretter eintreffen, sollten sie vor Beginn der Montage überprüft werden. Bei der Bare-Board-Inspektion werden Kurzschlüsse, Unterbrechungen, die Qualität der Lochwand, die Ausrichtung der Lötstoppmaske und Oberflächenfehler geprüft. Bei mehrschichtigen Leiterplatten kann eine Mikroschliffanalyse verwendet werden, um die Ausrichtung der inneren Schichten und die Integrität der durchkontaktierten Löcher zu überprüfen.

Die elektrische Prüfung der unbestückten Platine, oft auch Leerlauf- und Kurzschlussprüfung der unbestückten Platine genannt, ist von entscheidender Bedeutung. Das Finden eines Kurzschlusses zwischen Strom und Masse in dieser Phase verhindert kostspielige Komponentenschäden während der Montage. Dieser Schritt ist besonders wichtig für HDI-Designs, bei denen ein feines Rastermaß und eine dichte Verlegung das Risiko latenter Kurzschlüsse erhöhen.

SMT-Prozesskontrolle und Inline-Inspektion

Nach der Genehmigung der unbestückten Platine wird die Platine mit der Oberflächenmontagetechnologie bestückt. Bei SMT kann die höchste Fehlerdichte eingebracht werden, vor allem durch den Lotpastendruck und die Bauteilplatzierung. Die Prozesskontrolle wirkt sich hier direkt auf den Erfolg nachgelagerter Tests aus.

Lotpastendruck und SPI

Der Lotpastendruck ist die Ursache für die meisten SMT-Fehler. Wenn die Schablonenöffnung falsch ist, ist der Pastenauftrag falsch, was zu unzureichendem Lot, Brücken oder Tombstoning führt. Die Lotpasteninspektion (SPI) misst das Volumen, die Fläche und die Höhe jeder Pastenablagerung, bevor Komponenten platziert werden.

SPI erkennt Probleme vor dem Reflow, wo sie am einfachsten zu beheben sind. Wenn SPI einen Trend zu einem geringen Pastenvolumen an einer bestimmten Düse oder Öffnung zeigt, können die Schablonen- und Rakeleinstellungen sofort angepasst werden. Dadurch wird verhindert, dass eine ganze Platinenplatte den Reflow-Prozess mit dem gleichen Defekt erreicht.

Prüfungen nach der Platzierung und vor dem Reflow

Nach dem Platzieren der Komponenten, aber vor dem Reflow, kann eine schnelle visuelle oder automatische Prüfung fehlende, falsch ausgerichtete oder falsche Teile erkennen. Dies ist nicht immer eine formelle Inspektionsstation, aber für hochwertige Platinen lohnt sich die Zykluszeit. Eine um 90 Grad von der Ausrichtung abweichende Komponente wird nach dem Reflow versagen, aber die Reparatur vor dem Reflow vermeidet Nacharbeiten und eine mögliche Beschädigung des Pads.

AOI- und Röntgeninspektion nach dem Reflow

Sobald die Platine den Reflow-Prozess verlässt, werden die Lötverbindungen gebildet. Hier kommt der automatisierten optischen Inspektion und Röntgeninspektion eine entscheidende Bedeutung zu. Diese Tools erkennen physische und visuelle Mängel, die auf Prozessabweichungen oder Komponentenprobleme hinweisen.

Automatisierte optische Inspektion

AOI verwendet hochauflösende Kameras und Beleuchtung, um Lötstellen, Komponentenplatzierung, Polarität und fehlende Teile zu prüfen. Es erkennt sichtbare Mängel wie Lötbrücken, unzureichendes Lot, abgehobene Leitungen und Tombstoning. AOI ist schnell und kann nach dem Reflow-Löten, nach dem Wellenlöten oder vor der Endkontrolle inline platziert werden.

Allerdings hat AOI Grenzen. Es kann nicht unter Komponenten angezeigt werden. Bei QFNs, LGAs und BGAs sind die Lötstellen vor der Kamera verborgen. Aus diesem Grund benötigen Platinen mit Paketen mit versteckten Verbindungen eine Röntgen-, AXI-, elektrische oder funktionale Nachweisentscheidung im Testplan, anstatt sich allein auf AOI zu verlassen. Um zu verstehen, wie sich diese beiden Tools ergänzen, lesen Sie AOI und X-Ray Inspektion in PCB Assembly.

Röntgeninspektion für verdeckte Gelenke

Bei der Röntgeninspektion wird durch den Bauteilkörper geschaut, um die Lötverbindungen unter Area-Array- oder Bottom-Termined-Gehäusen zu überprüfen. Es sollte geplant werden, wenn BGA, QFN, LGA, abgeschirmte oder anderweitig verdeckte Verbindungen ein Akzeptanzrisiko bergen. Röntgenaufnahmen können Hohlräume, Head-in-Pillow-Indikatoren, unzureichendes Lot und Brücken unter Komponenten aufdecken, sie ersetzen jedoch keine elektrische oder Funktionsprüfung.

Bei komplexen Platinen kann 3D-Röntgen oder Computertomographie für gestapelte Pakete oder dichte Via-Arrays in Betracht gezogen werden. Bei der Abnahmeübergabe sollten die geltenden Kundenanforderungen, der Inspektionsumfang, die Platinenseite, die abgedeckten Pakete, der Probenahmeplan und die erforderlichen Nachweise genannt werden. Röntgenstrahlen sind langsamer als AOI und werden daher häufig für Erstmusterprüfungen, Stichprobenprüfungen, risikogesteuerte Überprüfungen oder wenn AOI einen verdächtigen Bereich kennzeichnet, verwendet.

Elektrischer Test: IKT und Flying Probe

Eine Sichtprüfung kann die elektrische Leistung nicht bestätigen. Eine Platine kann perfekt aussehen und dennoch einen offenen Stromkreis, einen falschen Widerstandswert oder einen toten IC aufweisen. Elektrische Tests schließen die Lücke zwischen physischer Inspektion und funktionaler Leistung.

In-Circuit-Test

Beim In-Circuit-Test oder ICT wird eine Nagelbetthalterung verwendet, um Testpads auf der Platine zu kontaktieren und einzelne Komponenten und Netze zu messen. ICT prüft auf Kurzschlüsse, Unterbrechungen, Widerstand, Kapazität, Diodenpolarität und grundlegende IC-Funktionalität. Es ist schnell und wiederholbar und eignet sich daher ideal für die Produktion großer Stückzahlen.

ICT erfordert in die Platine integrierte Testpads und einen Geräte-/Programmeigentümer. Wenn DFM keine Testfelder zugewiesen hat, ist ICT möglicherweise unmöglich oder unwirtschaftlich. Aus diesem Grund muss die Teststrategie während des Entwurfs definiert werden, nicht erst nach Eintreffen der Platinen. ICT Vorrichtungen sind teuer und brauchen Zeit für den Bau, aber für eine stabile Wiederholungsproduktion können die Kosten pro Platine durch Geschwindigkeit und Wiederholbarkeit gerechtfertigt sein.

Flying-Probe-Test

Bei geringem bis mittlerem Volumen ist der Flying-Probe-Test flexibler. Es verwendet bewegliche Sonden, um Testpunkte ohne eine spezielle Vorrichtung zu kontaktieren. Die Rüstzeit ist kurz und daher ideal für Prototypen und die frühe Produktion. Der Nachteil ist die Zykluszeit, da Flying Probe langsamer ist als ICT.

Flying Probe ist nützlich, wenn sich das Design häufig ändert oder wenn der Bau einer Vorrichtung nicht kosteneffektiv ist. Es erfordert immer noch Zugriff auf Testpunkte, aber die Programmierung ist schneller und Änderungen sind einfacher. Weitere Einzelheiten zu dieser Methode finden Sie unter Demystifying Flying Probe PCB Testing: The What, Why, and How.

Funktionstest und Systemvalidierung

Nachdem der elektrische Test bestätigt hat, dass die Platine korrekt zusammengebaut ist, bestätigt der Funktionstest, dass sie wie vorgesehen funktioniert. Dieser Schritt simuliert die reale Betriebsumgebung und prüft Ein- und Ausgänge, Stromverbrauch, Kommunikationsschnittstellen und Firmware-Verhalten.

Der Funktionstest ist für jedes Produkt spezifisch. Eine Motorsteuerplatine kann auf PWM-Ausgang und Strombegrenzung getestet werden. Ein Netzwerk-Switch kann auf Verbindungsverhalten und Portgeschwindigkeit getestet werden. Die Testvorrichtungen, der Firmware-Status, die Software, die Grenzwerte und die Protokolle werden in der Regel individuell anhand der Produktspezifikation erstellt. Daher müssen sie vor dem Angebot definiert werden, wenn sie sich auf den Umfang auswirken.

Boundary Scan und integrierter Selbsttest

Bei Platinen mit komplexen ICs können Boundary-Scan- oder JTAG-Tests digitale Verbindungen überprüfen, ohne jedes Netz zu prüfen. Dies ist nützlich für Geräte mit hoher Pinzahl, bei denen der physische Zugriff eingeschränkt ist. Integrierte Selbsttestroutinen in der Firmware können während des Funktionstests auch Diagnosen durchführen, um die Testzeit zu verkürzen und die Abdeckung zu erhöhen.

Endgültige Qualität und Rückverfolgbarkeit

Vor dem Versand bestätigen eine abschließende Sichtprüfung und eine elektrische Stichprobe, dass die Platine die Akzeptanzkriterien erfüllt. Wenn IPC-A-610 oder eine kundenspezifische Anforderung Teil der freigegebenen Dokumentation ist, sollte das Inspektionsprotokoll diese Grenze angeben, anstatt die Abnahme als allgemeine Sichtprüfung zu behandeln.

Rückverfolgbarkeit ist das Rückgrat der Wiederholbarkeit. Für kontrollierte Builds sollte jede Platine einen Link zu den veröffentlichten BOM, Komponenten-Chargencodes, Reflow-Profilen, AOI/Röntgenergebnissen, ICT- oder Flying-Probe-Ergebnissen, Funktionstestdaten, Nacharbeitsaufzeichnungen und Versandnachweisen enthalten. Wenn ein Feldfehler auftritt, unterstützt die Rückverfolgbarkeit die Eingrenzung der Grundursache zurück zu einer Komponentencharge, einem Prozessfenster, einer Revision oder einem Testprotokoll. Weitere Informationen zu dieser Phase finden Sie unter Testen der Leiterplattenbestückung: Tipps und Best Practices.

RFQ – Bereiter Testumfang

Tests können nicht zuverlässig bewertet oder verglichen werden, wenn im RFQ nur „AOI, Röntgen, ICT und FCT erforderlich“ steht. Für jedes Akronym sind ein Eigentümer, eine Grenze und eine Nachweisanforderung erforderlich.

Beziehen Sie diese Eingaben vor der Angebotsfreigabe ein:

• Gerber oder ODB++, Bohrdaten, BOM, Schwerpunkt, Montagezeichnung, Revision, Menge, Nebeninformationen und Produktverwendungskontext.
• Paket- oder Prozessauslöser für SPI, AOI, X-ray/AXI, ICT, Flying Probe, Programmierung oder FCT.
• Testpunktkarte, Gerätebesitz, Testprogrammbesitz, Firmware-Image, Einschalt-/Reset-/Boot-Status, Messgrenzen, Regeln für erneute Tests und erforderliche Protokolle.
• Erwartungen an Sendungsnachweise wie Erstartikelnotizen, AOI/Röntgenaufzeichnungen, ICT/FCT Protokolle, Fotos, Ausnahmeberichte, Etiketten und Serialisierungsdaten.

Für einen angebotsspezifischen Umfang beginnen Sie mit der SMT Checkliste für die Angebotsdatei für die Montage und verwenden Sie dann Welche SMT Inspektionen und Tests sollte ein PCBA Angebot sein?“. Einschließen. Wenn Firmware oder Vorrichtungen beteiligt sind, verwenden Sie What Programming and Test Fixture Details Should Be in a PCBA RFQ.

Häufige Testlücken und wie man sie vermeidet

Selbst mit den richtigen Tools können Teststrategien scheitern, wenn sie nicht integriert sind. Zu den häufigsten Lücken gehören ein unzureichender Test-Pad-Zugang, die ausschließliche Verwendung von AOI für BGA-Platinen, das Überspringen von Bare-Board-Tests und mangelnde Rückverfolgbarkeit zwischen Teststationen.

Die Teststrategie muss während des Entwurfs definiert werden

Testbarkeit ist eine Designentscheidung. Wenn keine Testpads enthalten sind, können ICT und Flying Probe nicht verwendet werden. Wenn BGA-Verbindungen optisch nicht sichtbar sind, muss eine Inspektion verdeckter Verbindungen oder ein anderer Nachweispfad in den Prozess eingeplant werden. Wenn die Firmware den Selbsttest nicht unterstützt, sinkt die Funktionsabdeckung. Der Testplan sollte während DFM überprüft werden, nicht nachdem das erste Los fehlgeschlagen ist.

Passen Sie Testmethoden an das Produktrisiko an

Nicht jedes Board benötigt jeden Test. Eine einfache einschichtige Platine benötigt möglicherweise nur AOI und eine schnelle elektrische Überprüfung. Eine hochdichte Multilayer-Platine mit BGAs erfordert Röntgen-, ICT- und Funktionstests. Die Teststrategie sollte der Produktkomplexität, dem Volumen und den Anforderungen an die Endanwendungszuverlässigkeit entsprechen. Den grundlegenden Kontext zu Platinentypen und Terminologie finden Sie unter Decoding PCB: What PCB Board Stands For in Electronics.

Vermeiden Sie es, sich zu sehr auf die visuelle Inspektion zu verlassen

Die manuelle Sichtprüfung ist subjektiv und inkonsistent. Es hat seinen Platz in der Abschlussprüfung oder Erstartikelprüfung, sollte aber niemals die primäre Fehlererkennungsmethode sein. AOI-, Röntgen- und elektrische Tests liefern objektive, wiederholbare Daten, die die Prozessverbesserung und Ertragsverfolgung unterstützen.

Erstellen eines skalierbaren Testplans

Eine starke PCB-Teststrategie passt sich dem Volumen und der Komplexität an. Im Prototypenstadium bieten Flying Probe und Röntgen Flexibilität ohne Vorrichtungskosten. Wenn das Volumen wächst, verkürzen IKT und Inline-AOI die Zykluszeit und stabilisieren den Ertrag. Der Funktionstest bleibt konstant, sollte jedoch so weit wie möglich automatisiert werden, um Bedienerschwankungen zu reduzieren.

Der Testplan sollte auch Daten in den Prozess zurückspeisen. Wenn AOI einen Trend zu Lötbrücken auf einem bestimmten Bauteil zeigt, muss die Schablone oder das Platzierungsprogramm angepasst werden. Wenn ICT eine wiederkehrende Unterbrechung im selben Netz anzeigt, sollte die Komponentenplatzierung oder das Reflow-Profil überprüft werden. Testen ist nicht nur ein Tor, es ist eine Rückkopplungsschleife.

Omini integriert diese Schritte in einen kontinuierlichen Ablauf, in dem Inspektionsdaten, elektrische Testergebnisse und Rückverfolgbarkeitsaufzeichnungen verknüpft werden. Dieser Ansatz unterstützt sowohl die Arbeitsabläufe bei EMS Solutions als auch bei der PCBA-Montage und stellt sicher, dass die Qualität in jede Phase integriert und nicht erst am Ende geprüft wird.

Feldnotiz zur Prüfungsdisziplin

Die Testdisziplin unterscheidet eine kontrollierte PCBA-Veröffentlichung von einer riskanten. Ein gut strukturierter Testablauf schafft klarere Beweise für Abnahme, Nacharbeit, Versand und spätere Ursachenprüfung. Bretter, die Schritte überspringen oder auf einen einzigen Prüfpunkt angewiesen sind, bergen versteckte Risiken, die oft erst nach der Lieferung ans Licht kommen.

Die praktische Erkenntnis ist einfach. Definieren Sie den Testplan während des Entwurfs, passen Sie die Methoden an das Risiko an, verwenden Sie die richtigen Werkzeuge für verdeckte Verbindungen und sorgen Sie für eine intakte Rückverfolgbarkeit vom BOM bis zum Versand. Wenn diese Schritte befolgt werden, wird das PCB-Board-Testen zu einem technischen Kontrollsystem und nicht zu einem späten Sortierschritt.

Quellenhinweise

• PCBA Build-Paket-Vollständigkeitsgrenze – IPC öffentliche PCBA Checkliste (Standard).

Source fact: IPC publishes a public checklist for producing rigid printed board assemblies that frames fabrication, assembly, BOM, inspection, and test inputs as a build-package completeness problem. Omini interpretation: Use this to require Gerber or ODB++, BOM, centroid, assembly drawing, revision, inspection scope, and test expectations before build release. Allowed usage: Use on RFQ readiness, PCBA quote scope, prototype-to-production, and release package pages.

• Prozessgrenze für gelötete Baugruppen – IPC J-STD-001J-Anforderungen für gelötete elektrische und elektronische Baugruppen (Standard).

Source fact: IPC J-STD-001 is the source boundary for soldered electrical and electronic assembly process requirements. Omini interpretation: Use this to explain why soldering process assumptions, workmanship class ownership, inspection scope, and acceptance handoff must be defined before production release. Allowed usage: Use on SMT assembly, inspection planning, and RFQ readiness pages when soldered-assembly process boundaries matter.

• Akzeptanzgrenze für elektronische Baugruppen – IPC-A-610J Akzeptanz elektronischer Baugruppen (Standard).

Source fact: IPC-A-610 is the source boundary for electronic assembly acceptability and inspection context. Omini interpretation: Use this to frame AOI, visual inspection, and human review as scoped acceptance activities that need defined class, defect ownership, and pass/fail evidence rather than generic quality claims. Allowed usage: Use on inspection, AOI, X-ray, and assembly quality pages.

• Automatisierte Prüfprozesssteuerungsgrenze – IPC-9716A Anforderungen für die automatisierte Prüfprozesssteuerung (Standard).

Source fact: IPC-9716A is the source boundary for automated inspection process-control context, including SPI, AOI, and AXI for printed board assemblies. Omini interpretation: Use this to frame automated inspection as a scoped process-control activity that needs board side, component coverage, method, and acceptance handoff before production release. Allowed usage: Use on AOI, SPI, AXI, SMT inspection, AOI versus X-ray comparison, and quote-handoff pages when explaining automated inspection scope.

• BGA Inspektions- und Montagegrenze – IPC-7095E Design- und Montageprozessleitfaden für Ball Grid Arrays (Standard).

Source fact: IPC-7095E covers BGA and fine-pitch BGA design and assembly implementation topics, including inspection, rework, repair, and troubleshooting scope. Omini interpretation: Use this to justify X-ray review when critical solder joints are hidden below BGA or fine-pitch area-array packages and optical inspection cannot see the joint interface. Allowed usage: Use on X-ray inspection, BGA assembly, AOI versus X-ray comparison, via-in-pad, and hidden-joint inspection pages.

• ICT Fertigungstestgrenze – Keysight In-Circuit-Test für die Fertigung (Hersteller).

Source fact: Keysight presents in-circuit test as a manufacturing test method for assembled boards, focused on detecting assembly faults and verifying circuit-level conditions. Omini interpretation: Use this to require explicit ICT access, fixture readiness, net coverage, program ownership, and pass/fail evidence when a PCBA quote includes ICT. Allowed usage: Use on SMT inspection, PCBA quote scope, ICT, DFT, and production-test handoff pages.

• PCBA Funktionstest-Automatisierungsgrenze – NI PCB Assembly Test Toolkit (Hersteller).

Source fact: NI publishes PCBA test automation resources for electrical functional test workflows and test-station development. Omini interpretation: Use this to separate inspection from functional test: FCT needs fixtures, firmware state, measurement steps, limits, and a pass/fail handoff defined before quote. Allowed usage: Use on functional test, PCBA quote scope, programming, fixture, and production-test handoff pages.

• Fertigungsrückverfolgbarkeitsgrenze – IPC-1782 Rückverfolgbarkeitsstandardkontext (Standard).

Source fact: IPC-1782 is a source boundary for manufacturing and supply-chain traceability of electronic products. Omini interpretation: Use this to explain why repeat builds should name lot traceability, approved alternates, revision ownership, and shipment evidence before the process leaves prototype mode. Allowed usage: Use on traceability, production handoff, regulated-product readiness, BOM control, and NPI pages.